[发明专利]使用早期和后期地址以及循环计数寄存器来跟踪架构状态的流引擎

说明书

本申请公开了使用早期和后期地址以及循环计数寄存器来跟踪架构状态的流引擎。一种在数字数据处理器(100)中使用的流引擎(125，200)，其指定由多个嵌套循环定义的固定只读数据流。地址生成器(1901)生成数据元素的地址。流首寄存器(2718，2728)存储接下来要提供给功能单元的以作为操作数使用的数据元素。该流引擎(125，2700)为嵌套循环中的每一个存储接下来要取回的数据元素的早期地址和该流首寄存器(2718，2728)中的数据元素的后期地址。该流引擎(125，2700)为嵌套循环中的每一个存储接下来要取回的数据元素的早期循环计数(3701‑3704)和该流首寄存器(2718，2728)中的数据元素的后期循环计数(3705‑3708)。

本申请是于2017年12月20日提交的名称为“使用早期和后期地址以及循环计数寄存器来跟踪架构状态的流引擎”的中国专利申请201711379376.8的分案申请。

相关申请

本申请的专利申请是对于2014年7月15日提交的名称为《高度集成的可扩展的柔性DSP百万模块架构(HIGHLY INTEGRATED SCALABLE,FLEXIBLE DSP MEGAMODULEARCHITECTURE)》的美国专利申请序列号14/331,986的改进，其要求2013年7月15日提交的美国临时专利申请序列号61/846,148的优先权。

技术领域

本发明的技术领域是数字数据处理，并且更具体地说是用于操作数取回的流引擎(streaming engine)的控制。

背景技术

现代数字信号处理器(DSP)面临着多重挑战。工作量不断增加，需要增加带宽。片上系统(SOC)的尺寸和复杂性不断增加。内存(memory)系统延迟严重影响某些类别的算法。随着晶体管越来越小，内存和寄存器变得不太可靠。随着软件栈越来越大，潜在的交互和错误的数量变得越来越大。

内存带宽和调度对于在实时数据上操作的数字信号处理器是个问题。在实时数据上操作的数字信号处理器通常接收输入数据流，对数据流执行过滤功能(例如编码或解码)并输出经过转换的数据流。该系统被称为实时，因为如果转换的数据流在调度时不可用于输出，则应用程序失效。典型的视频编码需要可预测但非连续的输入数据模式。在可用的地址生成和内存访问资源中，对应的内存访问通常很难实现。一个典型的应用程序需要内存访问来加载数据寄存器堆(register file)中的数据寄存器，并且然后提供给执行数据处理的功能单元。

发明内容

本发明是在数字信号处理器中使用的流引擎。通过在控制寄存器中存储对应的参数来指定固定的数据流序列。数据流包括多个嵌套循环(nested loop)。一旦开始，数据流是只读的，不能被写入。这通常对应于实时过滤操作的需要。

流引擎包括产生数据元素地址的地址生成器和存储接下来要提供给功能单元以作为操作数使用的数据元素的流首寄存器/流磁头寄存器(stream head register)。流引擎在流缓冲器中取回中央处理单元内核使用之前的流数据。

该流引擎包括早期地址寄存器，其存储接下来要从内存中取回的数据元素的流内存地址，和后期地址寄存器，其存储与存储在流磁头寄存器/流首寄存器(stream headregister)中的数据元素对应的流内存地址。早期地址寄存器和后期地址寄存器两者都存储用于嵌套循环的地址。

流引擎包括早期计数寄存器，其存储用于与接下来要从内存中取回的数据元素相对应的每个嵌套循环的计数，和后期计数寄存器，其存储与存储在所述流首寄存器中的数据元素对应的每个嵌套循环的计数。早期计数寄存器和后期计数寄存器两者最初存储对应于循环计数的数据，所述循环计数以等于在流模板寄存器(stream template register)中指定的对应嵌套循环的循环计数的量改变所述内存地址。

附图说明

在附图中示出了本发明的这些和其他方面，其中：