[发明专利]一种基于FPGA实现的PROM可靠性测试系统

权利要求书

1.一种基于FPGA实现的PROM可靠性测试系统，其基本特征在于：FPGA程序包括通信串口模块、循环逻辑控制模块、PROM接口模块，测试过程中所有中间数据处理均在FPGA中而非上位机中完成、测试板底板和PROM的连接方式为可分离式连接。

所述通信串口模块实现了UART串口通信协议，其输入信号为一bit信号uart_rx和一bit信号uart_tx，其中uart_rx信号为UART通信接收信号，uart_tx信号为UART通信发送信号，输出信号为一个START信号，其作用为指示整个测试系统开始工作，产生START的条件是uart_rx接受到上位机发送的特定单byte信号，比如十六进制数55。整个模块用于实现和上位机PC的串口通信；

循环逻辑控制模块用于实现核心的测试功能，其从通信串口接收START信号后开始循环测试逻辑，利用FPGA自带的BRAM存储器，循环过程为先将整个PROM的数据全部存到一个与PROM等大的BRAM中，随后循环读一百万轮PROM，每轮读PROM的时候将PROM的值与BRAM中存放的PROM初始值进行对比，如果出错则记录出错情况和出错类型并在FPGA上进行出错分析，在循环读完100万轮PROM后，通过串口向上位机发送记录的出错统计结果；

PROM接口模块是FPGA与PROM的端口通信模块，PROM与FPGA间的通信需要经过电平转换、DAC、运放等芯片的处理，这些处理都在PROM接口模块完成。

2.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

所述整个PROM可靠性测试系统中，上位机PC发送起始信号后，全部的测试流程及中间信息存储均在FPGA中完成，大幅度降低FPGA与PC间的通信成本，以提高整个测试系统的运行速度。

3.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

所述通信串口模块使用UART串口完成，在简单条件下，上位机PC与FPGA实现UART通信仅需三根杜邦线，一根接收线uart_rx，一根发送线uart_tx，一根接地线，以在满足通信要求的情况下降低整个测试系统的通信成本。

4.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

所述循环逻辑控制模块完全实现整个PROM的测试算法，整个测试过程中，PROM循环到多少轮，地址指针到了多少，如果出错，如何记录出错数据并进行后续处理，这些均在该模块中解决。

5.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

所述PROM接口模块中，主要是处理DAC、ADC、运放、电平转换芯片相关信号，通过这些芯片来完成FPGA和PROM间的数据交互。

6.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

FPGA、PROM以及与测试相关的一些功能芯片比如DAC、运放等均集成在一个PCB板上，该PCB单板即是一个测试系统板。

7.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

仅在测试全部完成后，测试板PCB通过串口通信模块向PC发送这轮测试的结果报告。

8.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

测试板PCB需要外部直流电源供电，以保证FPGA、PROM和外围芯片的正常运行，此外，使用外部直流电源供电可以方便在某些测试项目中改变供电电压。

9.如权利要求1所述基于FPGA实现的PROM可靠性测试系统，其特征在于：

PROM与测试板PCB的连接通过PROM插座来完成且PROM插座和测试板底板的连接为可分离式连接，通过这种方式使PROM与测试板PCB的物理连接具有一定的灵活性，在高低温测试等环境下可以将测试板PCB与PROM插座分离处理。