[发明专利]一种基于FPGA实现的PROM可靠性测试系统

说明书

本发明旨在为PROM的循环读写测试提供一种快速可靠的测试系统测试方案，具体涉及一种基于FPGA实现的PROM可靠性测试系统。本发明改变了传统测试系统的上位机下位机分工，具体来说，循环读写测试中多次测试产生的结果的统计处理比如计算单Bit错误在全部错误中的占比，这些工作全部在下位机完成，最终FPGA只向上位机发送最后的测试结果，通过这种方案大幅减少上位机下位机间的通信数据量，提高了整个测试系统的运行速度；并且在测试板PCB设计方面，提出将PROM插座和测试板底座分离连接，以提高该测试系统对不同测试项目的适应能力。

技术领域

本发明为静态存储器的外部测试装置设计，具体涉及一种基于FPGA实现的PROM可靠性测试系统设计方案。

背景技术

在太空中运行的电子设备会不可避免地受到高能粒子的干扰，且航天器所处的温度电压环境可能都处于较恶劣情况，这些环境因素会导致航天器中的存储芯片出错，进而导致整个系统出现错误甚至故障失效，因此运行在这些设备上的存储芯片必须具备航天级的可靠性。反熔丝PROM(Programmable Read-on ly Memory)作为一种具备抗辐照能力的高可靠型存储器，在宇航应用中具有重要的研究意义，对一款反熔丝PROM产品，在实际应用在航天器前，我们必须对其可靠性进行评定，评定方法有很多，比如高温老化测试、PROM底层器件经时击穿测试、高低温功能测试、循环读测试等。对于PROM某些测试内容比如循环读测试，传统的测试方法有一定的缺陷：传统的功能测试一般是上位机下位机配合，下位机负责基础的读写的功能，测试数据的统计处理则交给上位机，上位机下位机间通过某种方法建立通信连接，这种方法将不可避免带来很高的通信成本，一旦循环读测试的测试轮数很高或者PROM单次读的时间较长，使用这种方法将较难完成测试。

发明内容

针对上述存在问题或不足，为解决循环读测试系统的高通信成本的问题，本发明提供了一种基于FPGA实现的PROM可靠性测试系统。本发明通过将全部的逻辑处理、数据处理都用 FPGA硬件来完成，上位机仅用于发送测试起始信号和接收测试结果来大幅度降低整个测试系统的通信成本从而提高了测试速度和效率。

一种基于FPGA实现的PROM可靠性测试系统，FPGA程序包括通信串口模块、循环逻辑控制模块、PROM接口模块，此外所有数据处理均在FPGA而非上位机中完成、测试板底板和PROM 的连接方式为可分离式连接。

所述通信串口模块实现了UART串口通信协议，其输入信号为一bit信号uart_rx和一 bit信号uart_tx，其中uart_rx信号为UART通信接收信号，uart_tx信号为UART通信发送信号，输出信号为一个START信号，其作用为指示整个测试系统开始工作，产生START的条件是uart_rx接受到上位机发送的特定单byte信号，比如十六进制数55。整个模块用于实现和上位机PC的串口通信；

循环逻辑控制模块用于实现核心的测试功能，其从通信串口接收START信号后开始循环测试逻辑，利用FPGA自带的BRAM存储器，循环过程为先将整个PROM的数据全部存到一个与 PROM等大的BRAM中，随后循环读一百万轮PROM，每轮读PROM的时候将PROM的值与BRAM中存放的PROM初始值进行对比，如果出错则记录出错情况和出错类型，在循环读完100万轮 PROM后，通过串口向上位机发送记录的出错统计结果，这些结果数据的产生和计算(比如单 bit错误在全部错误中的占比)均在FPGA内完成，而不是将原始数据发送给上位机然后由上位机来计算。

PROM接口模块是FPGA与PROM的端口通信模块，PROM与FPGA间的通信需要经过电平转换、DAC、运放等芯片的处理，这些处理都在PROM接口模块完成。

进一步的，所述整个PROM可靠性测试系统中，上位机PC发送起始信号后，全部的测试流程及中间信息存储均在FPGA中完成，大幅度降低FPGA与PC间的通信成本，以提高整个测试系统的运行速度。