[发明专利]一种基于不恢复余数法的硬件开方模块

权利要求书

1.一种基于不恢复余数法的硬件开方模块，其特征在于，该模块包括：总线接口单元和开方迭代运算单元；其中，总线接口单元采用AHB协议，负责CPU与硬件加速内核之间的控制信号和数据交互，同时控制各个模块之间的信号交互，针对外部总线输入数据进行预处理，实现对输入到迭代模块中的输入值进行调整，优化迭代次数，并调整输出结果；开方迭代运算单元完成不恢复余数算法整数开方功能，由单次的迭代模块来构成逐级流水线结构。

2.根据权利要求1所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述的总线接口单元包括满足AHB协议接口数据处理和控制单元，所述的控制单元包括输入数据处理模块和多路选通器，所述输入数据处理模块用于接收外部输入数据和内部循环输出数据，所述多路选通器用于根据从控制模块接收到的控制指令，选通输出相应的控制信号以及数据信息。

3.根据权利要求1所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述的开方迭代运算单元包括多个运算器，每个运算器中移位器用于得到相应迭代部分平方根；该运算器包括加法器，用于对相应的部分平方根和上一次部分余数及此次移位被开方数一起做加减运算更新部分余数数据。

4.根据权利要求2所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述的控制信号需要将迭代单元实现流水线结构；所述输入数据处理模块针对输入的32位整数可以自适应时钟周期计算，对于高位为零的整数自动忽略迭代次数，达到优化迭代次数功能。

5.根据权利要求2所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述总线接口单元针对外部输入的地址进行译码，将相应的被操作数和状态控制信号送入相应的寄存器当中；所述多路选通器用于产生数据预处理模块和数据输出模块的多路选通控制信号。

6.根据权利要求3所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述开方迭代运算单元，迭代过程中不需要恢复余数，直接对于每一次迭代更新余数的过程中，所述更新余数需要根据上一次迭代得出的余数进行符号位判断，利用多路选择器选择对应的部分结果位进行加减运算；符号位判断用于根据此次迭代所得到的部分余数数据输出相应平方根结果数值位，计数器对迭代寄存器数值执行减一操作。

7.根据权利要求6所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述根据上一次迭代得出的余数进行符号位判断，利用多路选择器选择对应的部分结果位进行加减运算方法为：当上一次迭代更新的部分余数小于零时，新的部分余数计算公式为R_i+1＝4R_i+(4Y_i+3)，新的部分平方根为Y_i+1＝2Y_i；当上一次迭代更新的部分余数大于等于零时，新的部分余数计算公式为R_i+1＝4R_i-(4Y_i+1)，新的部分平方根为Y_i+1＝2Y_i+1；

R_i：第i次迭代的部分余数；

Y_i：第i次迭代的部分平方根；

y_i：第i次迭代的平方根数值位。

8.根据权利要求6所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述不恢复余数法，其商选集为{-1，1}，所述新的部分平方根利用{0，1}替代了{-1，1}集合，利用传统的二进制数据去实现非冗余模式，直接生成迭代平方根结果数值位，便于硬件实现。

9.根据权利要求7所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述新的部分余数为负值时最后一步产生的数值位是错误的，这时需要对部分余数和平方根进行调整。

10.根据权利要求10所述一种基于不恢复余数法的硬件开方模块，其特征在于，所述硬件开方模块可挂载AHB总线slave端，整体工作状态包括以下几个步骤：

S1、总线接口接收被开方数据和地址等控制信号；

S2、接口数据处理，将控制和操作数初始化后送入相应的寄存器当中；

S3、控制单元开始运作，开方数送入迭代单元开始进行计算；

S4、数据处理完成后进行部分余数和平方根调整，送入接口单元寄存器当中，并置位相应状态位。