[发明专利]时钟调相电路、时钟调相方法及计算机可读存储介质

权利要求书

1.一种时钟调相电路，其特征在于，包括：

检测电路，被配置为：检测芯片对应的调相参数，并输出所述调相参数；其中，所述调相参数包括所述芯片的工作参数和/或所述芯片所处的环境的环境参数；

控制器，与所述检测电路的输出端耦接，且被配置为：基于接收到的所述调相参数生成时钟控制信号，并输出所述时钟控制信号；

所述调相电路，与所述控制器的输出端耦接，且被配置为：根据接收到的所述时钟控制信号，对时钟输入信号进行调相，并输出时钟输出信号。

2.根据权利要求1所述的时钟调相电路，其特征在于，所述时钟调相电路还包括：

配置电路，与所述控制器的输入端耦接，且被配置为：对所述调相参数进行补偿。

3.根据权利要求1所述的时钟调相电路，其特征在于，所述调相电路包括依次耦接的M个时钟延迟单元，所述M为大于1的整数；

所述时钟控制信号用于指示所述M个时钟延迟单元，根据所述调相参数对所述时钟输入信号进行调相，得到调相后的时钟信号。

4.根据权利要求3所述的时钟调相电路，其特征在于，

所述M个时钟延迟单元中的首个时钟延迟单元的第一输入端用于接收所述时钟控制信号，所述首个时钟延迟单元的第二输入端用于接收所述时钟输入信号，所述首个时钟延迟单元的第三输入端用于接收预设数值；所述首个时钟延迟单元的第一输出端用于输出所述调相后的时钟信号；

所述M个时钟延迟单元中的第i个时钟延迟单元的第一输入端用于接收所述时钟控制信号，所述第i个时钟延迟单元的第二输入端与所述第i-1个时钟延迟单元的第二输出端耦接，所述第i个时钟延迟单元的第三输入端与所述第i-1个时钟延迟单元的第三输出端耦接；所述第i个时钟延迟单元的第一输出端与所述第i-1个时钟延迟单元的第四输入端耦接；其中，所述i为大于1且小于或等于M的整数。

5.根据权利要求4所述的时钟调相电路，其特征在于，所述时钟延迟单元包括：第一与非门、第二与非门、第三与非门和第一反相器；

所述第一与非门的两个输入端分别为所述时钟延迟单元的第二输入端和所述时钟延迟单元的第三输入端，所述第一与非门的输出端为所述时钟延迟单元的第二输出端；

所述第二与非门的一个输入端与所述第一与非门的输出端耦接，所述第二与非门的另一输入端为所述时钟延迟单元的第一输入端；

所述第三与非门的一个输入端与所述第二与非门的输出端耦接，所述第三与非门的另一输入端为所述时钟延迟单元的第四输入端，所述第三与非门的输出端为所述时钟延迟单元的第一输出端；

所述第一反相器的输入端与所述第二与非门的另一输入端耦接，所述第一反相器的输出端为所述时钟延迟单元的第三输出端。

6.根据权利要求4或5所述的时钟调相电路，其特征在于，所述调相电路还包括第二反相器和选择器；

所述选择器的第一输入端与所述首个时钟延迟单元的第一输出端耦接，用于接收所述调相后的时钟信号；所述选择器的第二输入端与所述第二反相器的输入端耦接，所述第二反相器的输入端用于接收所述时钟输入信号；所述选择器的第三输入端与所述第二反相器的输出端耦接；

所述选择器，被配置为：根据选择信号输出所述时钟输出信号，所述时钟输出信号为所述调相后的时钟信号，或所述时钟输入信号，或所述时钟输入信号反相后的信号。

7.根据权利要求1所述的时钟调相电路，其特征在于，所述工作参数包括电压参数和/或电流参数；所述环境参数包括温度参数。

8.根据权利要求1所述的时钟调相电路，其特征在于，所述控制器为eFuse控制器。

9.一种时钟调相方法，其特征在于，所述方法包括：

获取芯片对应的调相参数；所述调相参数包括所述芯片的工作参数和/或所述芯片所处环境的环境参数；

根据所述调相参数，生成用于对时钟输入信号进行调相的时钟控制信号。

10.一种计算机可读存储介质，其特征在于，所述存储介质中存储有至少一个可执行指令，所述可执行指令在时钟调相电路上运行时，使得所述时钟调相电路执行如权利要求9所述的时钟调相方法的操作。