[发明专利]时钟调相电路、时钟调相方法及计算机可读存储介质

说明书

本发明实施例涉及芯片设计中时钟调相技术领域，公开了一种时钟调相电路、时钟调相方法及计算机可读存储介质，该时钟调相电路包括检测电路、控制器和调相电路；检测电路被配置为检测芯片对应的调相参数，并输出该调相参数；其中，该调相参数包括芯片的工作参数和/或芯片所处的环境的环境参数；控制器与检测电路的输出端耦接，且被配置为：基于接收到的调相参数生成时钟控制信号，并输出该时钟控制信号；调相电路与控制器的输出端耦接，且被配置为：根据接收到的时钟控制信号，对时钟输入信号进行调相，并输出时钟输出信号。应用本发明的技术方案，能够提高时钟调相电路的调相精度和灵活性，扩展了时钟调相电路的应用场景。

技术领域

本发明实施例涉及芯片设计中时钟调相技术领域，具体涉及一种时钟调相电路、时钟调相方法及计算机可读存储介质。

背景技术

时钟调相电路是芯片中不可缺少的电路，常见的芯片设计中，在对接外围芯片时，需要利用时钟调相电路技术。对于电路速度要求较高的芯片，如专用集成电路(Application Specific Integrated Circuit，ASIC)，由于不同条件(如环境、温度、电压等)会影响时钟调相电路的精度，使得时钟调相电路的精度发生改变，因此，需要一种能够适用于不同条件的时钟调相电路。

发明内容

鉴于上述问题，本发明实施例提供了一种时钟调相电路和时钟调相方法，该时钟调相电路具有较高精度和较高灵活性，能够适用于不同条件，解决了现有技术中时钟调相电路精度不高、灵活性差的问题。

根据本发明实施例的一个方面，提供了一种时钟调相电路，该时钟调相电路包括检测电路、调相电路和控制器。检测电路被配置为检测芯片对应的调相参数，并输出该调相参数；其中，调相参数包括芯片的工作参数和/或芯片所处环境的环境参数。控制器与检测电路的输出端耦接，且被配置为：基于接收到的调相参数生成时钟控制信号，并输出该时钟控制信号。调相电路与控制器的输出端耦接，且被配置为根据接收到的时钟控制信号，对时钟输入信号进行调相，并输出时钟输出信号。

在一种可选的方式中，时钟调相电路还包括:配置电路，该配置电路与控制器的输入端耦接，且被配置为：对调相参数进行补偿。

在一种可选的方式中，调相电路包括依次耦接的M个时钟延迟单元，M为大于1的整数；时钟控制信号用于指示M个时钟延迟单元，根据调相参数，对时钟输入信号进行调相，得到调相后的时钟信号。

在一种可选的方式中，M个时钟延迟单元中的首个时钟延迟单元的第一输入端用于接收时钟控制信号，首个时钟延迟单元的第二输入端用于接收时钟输入信号，首个时钟延迟单元的第三输入端用于接收预设数值；首个时钟延迟单元的第一输出端用于输出调相后的时钟信号。M个时钟延迟单元中的第i个时钟延迟单元的第一输入端用于接收时钟控制信号，第i个时钟延迟单元的第二输入端与第i-1个时钟延迟单元的第二输出端耦接，第i个时钟延迟单元的第三输入端与第i-1个时钟延迟单元的第三输出端耦接；第i个时钟延迟单元的第一输出端与第i-1个时钟延迟单元的第四输入端耦接；其中，i为大于1且小于或等于M的整数。

在一种可选的方式中，时钟延迟单元包括：第一与非门、第二与非门、第三与非门和第一反相器。其中，第一与非门的两个输入端分别为时钟延迟单元的第二输入端和时钟延迟单元的第三输入端，第一与非门的输出端为时钟延迟单元的第二输出端。第二与非门的一个输入端与第一与非门的输出端耦接，第二与非门的另一输入端为时钟延迟单元的第一输入端。第三与非门的一个输入端与第二与非门的输出端耦接，第三与非门的另一输入端为时钟延迟单元的第四输入端，第三与非门的输出端为时钟延迟单元的第一输出端。第一反相器的输入端与第二与非门的另一输入端耦接，第一反相器的输出端为时钟延迟单元的第三输出端。