[发明专利]一种不同电压应用的LDMOS寄生电容建模方法

说明书

本发明公开了一种不同电压应用的LDMOS寄生电容建模方法，包括如下步骤：步骤S1，基于现有不同应用电压LDMOS的SPICE模型为基准，提取不同应用电压下的LDMOS的栅漏寄生电容(Cgd)；步骤S2，基于对LDMOS器件结构和栅漏寄生电容Cgd的分析，将栅漏寄生电容(Cgd)划分为沟道电容(cgdc)和覆盖电容(cgdov)，并构建得到相应的数学拟合公式；步骤S3，基于沟道电容(cgdc)与覆盖电容(cgdov)的数学拟合公式得到栅漏寄生电容(Cgd)的拟合公式，并对步骤S1所获取的数据重新进行拟合以更新栅漏寄生电容(Cgd)拟合公式的系数，从而建立新的SPICE模型。

技术领域

本发明涉及一种LDMOS寄生电容建模方法，特别是涉及一种不同电压应用的LDMOS寄生电容建模方法。

背景技术

图1a为现有技术中的一种LDMOS(Laterally Diffused Metal OxideSemiconductor，横向扩散金属氧化物半导体，主要用于射频功率放大领域)结构。其中，1为场氧区或浅沟道隔离区(STI，Shallow Trench Isolation)，2为N型漂移区(Ndrift)，漂移区(Ndrift)用单独掩膜(mask)定义，3为P阱(Pwell)，4为栅氧化层(GateOxide)，5为栅极多晶硅(Poly)，多晶硅(Poly)场极板跨在浅沟道隔离区(STI)上，多晶硅(Poly)引出电极构成LDMOS的栅极，6为漏端N型重掺杂区N+，其引出电极构成LDMOS的漏极D，7为源端N型重掺杂区N+，其引出电极构成LDMOS的源极S，8为P型重掺杂区P+，其引出电极构成LDMOS的体端B，9为P型衬底(Psub)，10为N+型埋层(NBL)，11为P型外延层(Pepi)，一般指由N型隔离环包围起来的P型区域，一般接局部最低电位。

为了模拟LDMOS器件的栅极电压对电路性能的影响，业界在通用的子电路模型基础上，分别在栅极与漏极、栅极与体端添加了可以随栅极外部偏置电压改变而变化的寄生电容：栅漏寄生电容Cgd、栅体寄生电容Cgb，构成了一个全新的子电路，如图1b所示，D、G、S、B为LDMOS的漏极、栅极、源极、体端，R1为漏极等效电阻，R2为源极等效电阻。

超级集成硅栅极工艺BCD(Bipolar-CMOS-DMOS)平台通常会开发应用在16V、20V、30V、40V、50V、60V、80V、100V、120V等不同电压的LDMOS满足客户多电压的使用需求。面对多个电压的使用，建模时(Modeling)需要增加相应的测试单元电路(testkey)，根据不同电压的器件测试，并建立多个的模型，一个电压单独建立一个模型的工作方式费时费力。

并且尽管提供如此多的可应用在不同电压的LDMOS，但面对客户多样化的需求，也很难提供全电压段的LDMOS模型，如客户需要70V电压的LDMOS，没有对应测试单元电路(testkey)便无法提供模型。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种不同电压应用的LDMOS寄生电容建模方法，以实现可应用在不同电压的LDMOS模型。

为达上述及其它目的，本发明提出一种不同电压应用的LDMOS寄生电容建模方法，包括如下步骤：

步骤S1，基于现有不同应用电压LDMOS的SPICE模型为基准，提取不同应用电压下的LDMOS的栅漏寄生电容(Cgd)；

步骤S2，基于对LDMOS器件结构和栅漏寄生电容Cgd的分析，将栅漏寄生电容(Cgd)划分为沟道电容(cgdc)和覆盖电容(cgdov)，并构建得到相应的数学拟合公式；

步骤S3，基于沟道电容(cgdc)与覆盖电容(cgdov)的数学拟合公式得到栅漏寄生电容(Cgd)的拟合公式，并对步骤S1所获取的数据重新进行拟合以更新栅漏寄生电容(Cgd)拟合公式的系数，从而建立新的SPICE模型。