[发明专利]一种时钟同步装置、设备及车辆

权利要求书

1.一种时钟同步装置，所述时钟同步装置包括：晶振，GPS组件，微处理器芯片；其中，所述晶振和所述GPS组件均连接所述微处理器芯片；

所述晶振，用于产生周期性振荡；

在所述微处理器芯片中，具有：

时间戳生成组件，用于基于所述晶振的振荡周期，每隔1秒时钟计数值产生一次pps信号对各外部设备进行本地时钟授时；

时间差解析组件，和所述GPS组件连接，用于接收所述GPS组件发送的GPS报文并从中解析出GPS时间，基于所述GPS时间和本地时钟授时的时间计算出时间差；

处理组件，用于参考所述时间差，通过PID算法调整所述1秒时钟计数值；

所述时间戳生成组件，还用于根据调整后的1秒时钟计数值控制所述pps信号的输出频率，以使所述本地时钟授时的时间和所述GPS时间保持同步。

2.如权利要求1所述的时钟同步装置，

所述时间差解析组件，还用于从所述GPS报文中解析出GPS状态；

所述处理组件，还用于定时获取所述GPS状态并判断所述GPS状态是否为锁定状态；若是，则不处理；若否，参考所述时间差，通过所述PID算法调整所述1秒时钟计数值。

3.如权利要求1所述的时钟同步装置，所述pps信号的输出频率为所述晶振的振荡周期和1秒时钟计数值的乘积的倒数。

4.如权利要求1所述的时钟同步装置，时间戳生成组件，具体用于基于所述晶振的振荡周期，每隔所述1秒时钟计数值同时产生一次pps信号和一次gprmc信号对所述各外部设备进行本地时钟授时。

5.如权利要求1所述的时钟同步装置，所述微处理器芯片还包括：寄存器组件，分别连接所述时间戳生成组件、所述时间差解析组件、所述处理组件；

所述寄存器组件，用于存储所述GPS报文、所述时间差、所述调整后的1秒时钟计数值中的一种或者多种。

6.如权利要求5所述的时钟同步装置，所述微处理器芯片还包括：倍频组件，连接所述晶振，用于在同步精度未达标时，对所述晶振的振荡周期进行倍频。

7.如权利要求6所述的时钟同步装置，所述微处理器芯片采用现场可编程门阵列FPGA芯片。

8.如权利要求7所述的时钟同步装置，所述FPGA芯片包括：可编程逻辑组件和所述处理组件；所述可编程逻辑组件和所述处理组件通过总线连接；

其中，所述时间戳生成组件，所述时间差解析组件，所述寄存器组件，所述倍频组件均隶属于所述可编程逻辑组件。

9.一种设备，包括如权利要求1-8任一项所述的时钟同步装置。

10.一种车辆，包括如权利要求1-8任一项所述的时钟同步装置。