[发明专利]一种时钟同步装置、设备及车辆

说明书

本说明书公开了一种时钟同步装置，包括：晶振，GPS组件，微处理器芯片；其中，晶振和GPS组件均连接微处理器芯片；晶振，用于产生周期性振荡；在微处理器芯片中，具有：时间戳生成组件，用于基于晶振的振荡周期，每隔1秒时钟计数值产生一次pps信号对各外部设备进行本地时钟授时；时间差解析组件，和GPS组件连接，用于接收GPS组件发送的GPS报文并从中解析出GPS时间，基于GPS时间和本地时钟授时的时间计算出时间差；处理组件，用于参考时间差，通过PID算法调整1秒时钟计数值；时间戳生成组件，还用于根据调整后的1秒时钟计数值控制pps信号的输出频率，以使本地时钟授时的时间和GPS时间保持同步。

技术领域

本说明书涉及电子技术领域，尤其涉及一种时钟同步装置、设备及车辆。

背景技术

随着无人驾驶车辆上传感器数量的增加以及传感器帧率的不断提高，控制系统对时钟同步精度的要求也会随之增加，时钟同步精度的要求会从ms级别升级到us，甚至是ns级别。

由于在时钟长期偏移的情况下，车辆本地时间和服务器时间之间的误差会逐渐增加。比如，若普通晶振频偏在±30ppm，以常规的50Mhz的晶体为例，极端情况下一天24小时的频率偏移会到达2.1秒，严重影响车辆驾驶安全。

为了保持时钟同步，传统的时钟保持方案采用OXCO(Oven Controlled CrystalOscillator，恒温晶体振荡器)按照标准频率提供时钟源，结合系统级芯片SoC/现场可编程门阵列FPGA对外设同步授时。

因OXCO时钟源会逐渐偏差，为了和全球定位系统GPS时钟同步，SOC/FPGA通过计算GPS生成的PPS(pulses per second，每秒脉冲数)时间间隔和OCXO的时间得出差值，利用数字模拟转换器DAC调整OCXO压控引脚的电压，从而调整OCXO的输出频率，使其达到标准频率。

因传统的时钟保持方案使用了OXCO、SOC、FPGA、DAC等器件，使得传统的时钟保持方案的环路控制设计复杂，在设计时需要考虑诸多因素，例如需要考虑OCXO的频偏特性，参考电平的温漂特性，DAC输出特性等等才能维持时钟同步的精度，导致传统的时钟保持方案在实际使用中普适性不强。

发明内容

本说明书提供了一种时钟同步装置、设备及车辆，以解决或者部分解决传统的时钟保持方案的环路控制设计复杂，普适性不强的技术问题。

为解决上述技术问题，本说明书的第一方面，公开了一种时钟同步装置，所述时钟同步装置包括：晶振，GPS组件，微处理器芯片；其中，所述晶振和所述GPS组件均连接所述微处理器芯片；

所述晶振，用于产生周期性振荡；

在所述微处理器芯片中，具有：

时间戳生成组件，用于基于所述晶振的振荡周期，每隔1秒时钟计数值产生一次pps信号对各外部设备进行本地时钟授时；

时间差解析组件，和所述GPS组件连接，用于接收所述GPS组件发送的GPS报文并从中解析出GPS时间，基于所述GPS时间和本地时钟授时的时间计算出时间差；

处理组件，用于参考所述时间差，通过PID算法调整所述1秒时钟计数值；

所述时间戳生成组件，还用于根据调整后的1秒时钟计数值控制所述pps信号的输出频率，以使所述本地时钟授时的时间和所述GPS时间保持同步。

优选的，所述时间差解析组件，还用于从所述GPS报文中解析出GPS状态；

所述处理组件，还用于定时获取所述GPS状态并判断所述GPS状态是否为锁定状态；若是，则不处理；若否，参考所述时间差，通过所述PID算法调整所述1秒时钟计数值。

优选的，所述pps信号的输出频率为所述晶振的振荡周期和1秒时钟计数值的乘积的倒数。