[发明专利]芯片设计中互连线短路定位方法、系统及版图设计方法

权利要求书

1.一种芯片设计中互连线短路定位方法，其特征在于，所述方法包括：

对芯片版图执行LVS检查，确定所述芯片版图中有无短路的互连线；

若有，则提取所有存在短路的互联线的版图数据文件；

根据定制的DRC规则，对所述版图数据文件执行设计规则检查，确定出所述存在短路的互连线发生故障的位置。

2.根据权利要求1所述的芯片设计中互连线短路定位方法，其特征在于，所述根据定制的DRC规则，对所述版图数据文件执行设计规则检查，确定出所述存在短路的互连线发生故障的位置包括：

根据定制的DRC规则，对所述图形数据系统执行设计规则检查，查找同层存在相邻互联线重叠的位置；

将所述存在相邻互联线重叠的位置确定为所述互连线发生故障的位置。

3.根据权利要求1所述的芯片设计中互连线短路定位方法，其特征在于，所述对芯片版图执行LVS检查，确定所述芯片版图中有无短路的互连线包括：

提取所述芯片版图的网表文件；

将所述网表文件与原理图网表进行比对；

若比对一致，则所述芯片版图中无短路；

若比对不一致，则所述芯片版图中存在短路。

4.根据权利要求3所述的芯片设计中互连线短路定位方法，其特征在于，所述提取所有存在短路的互联线的版图数据文件包括：

根据LVS检查得到的LVS报告，获取所有存在短路的互连线，并从图形数据库中提取存在短路互连线的版图数据文件。

5.根据权利要求1所述的芯片设计中互连线短路定位方法，其特征在于，所述根据定制的DRC规则，对所述图形数据系统执行设计规则检查之前，所述方法还包括：

定制用于检查同层存在重叠互连线的DRC规则。

6.根据权利要求1所述的芯片设计中互连线短路定位方法，其特征在于，所述定制用于检查同层存在重叠互连线的DRC规则包括：

定制用于检查同层相邻互联线部分包含、全部包含、小拐角位置和单条互联线线宽变化中的至少一个的DRC规则。

7.一种芯片设计中互连线短路定位系统，其特征在于，包括：LVS检查程序单元，用于对芯片版图执行LVS检查，确定所述芯片版图中有无短路的互连线；

提取程序单元，用于若有，则提取所有存在短路的互联线的版图数据文件；

故障定位程序单元，用于根据定制的DRC规则，对所述版图数据文件执行设计规则检查，确定出所述存在短路的互连线发生故障的位置。

8.根据权利要求7所述的芯片设计中互连线短路定位系统，其特征在于，所述故障定位程序单元包括：查找程序模块，用于根据定制的DRC规则，对所述版图数据文件执行设计规则检查，查找同层存在相邻互联线重叠的位置；

确定程序模块，用于将所述存在相邻互联线重叠的位置确定为所述互连线发生故障的位置。

9.根据权利要求8所述的芯片设计中互连线短路定位系统，其特征在于，所述LVS检查程序单元包括：提取程序模块，用于提取所述芯片版图的网表文件；

比对程度单元，用于将所述网表文件与原理图网表进行比对；

若比对一致，则所述芯片版图中无短路；

若比对不一致，则所述芯片版图中存在短路。

10.根据权利要求9所述的芯片设计中互连线短路定位系统，其特征在于，所述提取程序单元，具体用于根据LVS检查得到的LVS报告，获取所有存在短路的互连线，并从所述图形数据库中提取存在短路互连线的版图数据文件。

11.根据权利要求10所述的芯片设计中互连线短路定位系统，其特征在于，所述系统还包括：DRC规则定制程序单元，用于定制用于检查同层存在重叠互连线的DRC规则；其中，所述用于检查同层存在重叠互连线的DRC规则包括：检查同层相邻互联线部分包含、全部包含、小拐角位置和/或单条互联线线宽变化的DRC规则。

12.一种芯片版图设计方法，其特征在于，所述方法包括：在芯片版图初步设计出来之后，在LVS与DRC验证过程中，执行权利要求1至6任一所述的互连线短路定位方法。