[发明专利]芯片设计中互连线短路定位方法、系统及版图设计方法

说明书

本发明实施例公开了一种芯片设计中互连线短路定位方法、系统及版图设计方法，涉及半导体技术领域，其方法包括对芯片版图执行LVS检查，确定所述芯片版图中有无短路的互连线；若有，则提取所有存在短路的互联线的版图数据文件；根据定制的DRC规则，对所述版图数据文件执行设计规则检查，确定出所述存在短路的互连线发生故障的位置。本发明便于高效地解决芯片设计中互连线短路的定位问题，适用于芯片设计场景中。

技术领域

本发明涉及半导体技术领域。尤其是涉及一种芯片设计中互连线短路定位方法、系统及版图设计方法。

背景技术

在深亚微米制程的芯片设计中，随着制程的不断缩小，器件密度不断提高，系统级芯片(SOC，System on Chip，也翻译为：片上系统)中晶体管的数目呈指数增长，晶体管之间的互连越来越复杂，互连线短路问题在SOC设计过程中愈发突出。因此，如何快速定位互连线的短路位置，对于加快设计流程，缩短设计周期，加速产品上市时间是具有重要意义。

然而，本申请的发明人在实现本发明创造的过程中发现：相关技术中，如图1所示，定位互联线的短路位置的方案，主要是通过在互连线上增加线标的解决方案，具体是在互连线上增加线标，通过在互连线的不同层和不同段上打线标的方法来辅助确定短路的具体位置。具体实施时，一般存在两种打线标的方案，一种是在每根互连线上都打上线标，另一种方案是只在短路的互连线上打上线标，但这种方案都有比较大的局限性，无法真正高效地解决SOC设计中互连线短路的定位问题。

发明内容

有鉴于此，本发明实施例提供一种芯片设计中互连线短路定位方法、系统及版图设计方法，便于高效地解决芯片设计中互连线短路的定位问题。

本发明实施例提供一种芯片设计中互连线短路定位方法，包括：

对芯片版图执行LVS检查，确定所述芯片版图中有无短路的互连线；

若有，则提取所有存在短路的互联线的版图数据文件；

根据定制的DRC规则，对所述版图数据文件执行设计规则检查，确定出所述存在短路的互连线发生故障的位置。

根据本申请实施例的一种具体实现方式，所述根据定制的DRC规则，对所述版图数据文件执行设计规则检查，确定出所述存在短路的互连线发生故障的位置包括：根据定制的DRC规则，对所述图形数据系统执行设计规则检查，查找同层存在相邻互联线重叠的位置；将所述存在相邻互联线重叠的位置确定为所述互连线发生故障的位置；获取所有存在短路的互连线，并从SOC的图形数据库中提取存在短路的互连线的目标图形数据系统；定制用于检查同层重叠互连线的DRC规则。

根据本申请实施例的一种具体实现方式，所述对芯片版图执行LVS检查，确定所述芯片版图中有无短路的互连线包括：提取所述芯片版图的网表文件；将所述网表文件与原理图网表进行比对；若比对一致，则所述芯片版图中无短路；若比对不一致，则所述芯片版图中存在短路。

根据本申请实施例的一种具体实现方式，所述提取所有存在短路的互联线的版图数据文件还包括：根据LVS检查得到的LVS报告，获取所有存在短路的互连线，并从所述图形数据库中提取存在短路互连线的版图数据文件。

根据本申请实施例的一种具体实现方式，所述根据定制的DRC规则，对所述图形数据系统执行设计规则检查之前，所述方法还包括：定制用于检查同层存在重叠互连线的DRC规则。

根据本申请实施例的一种具体实现方式，所述定制用于检查同层存在重叠互连线的DRC规则包括：定制用于检查同层相邻互联线部分包含、全部包含、小拐角位置和/或单条互联线线宽变化的DRC规则。