[发明专利]LDMOS器件及其设计版图、形成方法在审
申请号: | 202211565360.7 | 申请日: | 2022-12-07 |
公开(公告)号: | CN115832056A | 公开(公告)日: | 2023-03-21 |
发明(设计)人: | 段文婷 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L27/02;H01L21/336 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 张英英 |
地址: | 201203 上海市浦东新区中*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | ldmos 器件 及其 设计 版图 形成 方法 | ||
1.一种LDMOS器件,其特征在于,包括:
半导体衬底;
第一掺杂类型的埋层,位于所述半导体衬底内;
第二掺杂类型的阱区,位于所述埋层内;
第一掺杂类型的源区,位于所述阱区内;
全包围所述阱区的第一掺杂类型的漏区,位于所述埋层内;
第二掺杂类型的隔离区,所述第二掺杂类型的隔离区的至少一部分位于第一方向的漏区与阱区之间的埋层内;
其中,所述第一方向平行于所述半导体衬底的表面,且平行于所述LDMOS器件的沟道方向。
2.根据权利要求1所述的LDMOS器件,其特征在于,所述漏区的横截面形状为矩形框形,且相对的两个矩形边框的延伸方向平行于所述LDMOS器件的沟道方向,记为第一漏区区域;
其中,所述第二掺杂类型的隔离区包括相对的两个第一隔离子区,且所述第一隔离子区分别位于每个第一漏区区域与所述阱区之间的埋层内;
所述横截面的延伸方向平行于所述半导体衬底的表面。
3.根据权利要求2所述的LDMOS器件,其特征在于,所述漏区的另外两个矩形边框中远离所述LDMOS器件的沟道的矩形边框记为第二漏区区域;
所述第二掺杂类型的隔离区还包括:
与相对的两个第一隔离子区均连续的第二隔离子区,位于所述第二漏区区域与阱区之间的埋层内。
4.根据权利要求2或3所述的LDMOS器件,其特征在于,所述第一隔离子区与所述第一漏区区域之间的距离大于第一预设距离,和/或,所述第一隔离子区与所述阱区之间的距离大于第二预设距离。
5.根据权利要求2或3所述的LDMOS器件,其特征在于,在平行于所述LDMOS器件的沟道的方向上,邻近所述LDMOS器件的沟道的第一隔离子区的一端与所述第一漏区区域齐平,或超出所述第一漏区区域。
6.根据权利要求1所述的LDMOS器件,其特征在于,所述第一掺杂类型为N型,所述第二掺杂类型为P型。
7.根据权利要求1所述的LDMOS器件,其特征在于,所述第二掺杂类型的隔离区的掺杂浓度大于所述第二掺杂类型的阱区的掺杂浓度。
8.根据权利要求7所述的LDMOS器件,其特征在于,所述第二掺杂类型的隔离区与所述第二掺杂类型的阱区的掺杂离子为硼离子;
所述第二掺杂类型的隔离区的掺杂浓度选自:1e11~5e12cm-2;
所述第二掺杂类型的阱区的掺杂浓度选自:5e11~5e12cm-2。
9.根据权利要求1所述的LDMOS器件,其特征在于,所述第二掺杂类型的隔离区的掺杂深度小于等于所述第二掺杂类型的阱区的掺杂深度的50%。
10.根据权利要求9所述的LDMOS器件,其特征在于,所述第二掺杂类型的隔离区与所述第二掺杂类型的阱区的掺杂离子为硼离子;
所述第二掺杂类型的隔离区的掺杂深度选自:1~4um;
所述第二掺杂类型的阱区的掺杂深度选自:0.5~2um。
11.根据权利要求1所述的LDMOS器件,其特征在于,还包括:
栅极结构,位于所述半导体衬底的表面;
其中,所述第二掺杂类型的隔离区与所述栅极结构在垂直于所述半导体衬底的表面的方向上不重合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211565360.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类