[发明专利]LDMOS器件及其设计版图、形成方法

说明书

一种LDMOS器件及其设计版图、形成方法，LDMOS器件包括：半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内；第二掺杂类型的阱区，位于所述埋层内；第一掺杂类型的源区，位于所述阱区内；全包围所述阱区的第一掺杂类型的漏区，位于所述埋层内；第二掺杂类型的隔离区，所述第二掺杂类型的隔离区的至少一部分位于第一方向的漏区与阱区之间的埋层内；其中，所述第一方向平行于所述半导体衬底的表面，且平行于所述LDMOS器件的沟道方向。本发明可以有效改善器件的BV，提高半导体器件的品质。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种LDMOS器件及其设计版图、形成方法。

背景技术

随着半导体行业的迅猛发展，功率集成电路(Power Integrated Circuit，PIC)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等。

在各种功率器件中，以横向双扩散金属氧化物半导体场效应管(Lateral DoubleDiffused MOSFET，LDMOS)器件为例，具有工作电压高、工艺筒单、易于同低压互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路在工艺上兼容等特点，因此受到广泛关注。

然而现有技术中，包含LDMOS在内的半导体器件的击穿电压(breakdown voltage，BV)有待提高。

发明内容

本发明解决的技术问题是提供一种LDMOS器件及其设计版图、形成方法，可以有效改善器件的BV，提高半导体器件的品质。

为解决上述技术问题，本发明实施例提供一种LDMOS器件，包括：半导体衬底；第一掺杂类型的埋层，位于所述半导体衬底内；第二掺杂类型的阱区，位于所述埋层内；第一掺杂类型的源区，位于所述阱区内；全包围所述阱区的第一掺杂类型的漏区，位于所述埋层内；第二掺杂类型的隔离区，所述第二掺杂类型的隔离区的至少一部分位于第一方向的漏区与阱区之间的埋层内；其中，所述第一方向平行于所述半导体衬底的表面，且平行于所述LDMOS器件的沟道方向。

可选的，所述漏区的横截面形状为矩形框形，且相对的两个矩形边框的延伸方向平行于所述LDMOS器件的沟道方向，记为第一漏区区域；其中，所述第二掺杂类型的隔离区包括相对的两个第一隔离子区，且所述第一隔离子区分别位于每个第一漏区区域与所述阱区之间的埋层内；所述横截面的延伸方向平行于所述半导体衬底的表面。

可选的，所述漏区的另外两个矩形边框中远离所述LDMOS器件的沟道的矩形边框记为第二漏区区域；所述第二掺杂类型的隔离区还包括：与相对的两个第一隔离子区均连续的第二隔离子区，位于所述第二漏区区域与阱区之间的埋层内。

可选的，所述第一隔离子区与所述第一漏区区域之间的距离大于第一预设距离，和/或，所述第一隔离子区与所述阱区之间的距离大于第二预设距离。

可选的，在平行于所述LDMOS器件的沟道的方向上，邻近所述LDMOS器件的沟道的第一隔离子区的一端与所述第一漏区区域齐平，或超出所述第一漏区区域。

可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型。

可选的，所述第二掺杂类型的隔离区的掺杂浓度大于所述第二掺杂类型的阱区的掺杂浓度。

可选的，所述第二掺杂类型的隔离区与所述第二掺杂类型的阱区的掺杂离子为硼离子；所述第二掺杂类型的隔离区的掺杂浓度选自：1e11～5e12cm^-2；所述第二掺杂类型的阱区的掺杂浓度选自：5e11～5e12cm^-2。

可选的，所述第二掺杂类型的隔离区的掺杂深度小于等于所述第二掺杂类型的阱区的掺杂深度的50％。