[发明专利]半导体装置

说明书

提供了一种半导体装置。所述半导体装置包括：有源区，由器件隔离区限定在基底中；沟槽，在第一方向上延伸以与有源区交叉；掩埋栅极结构，分别掩埋在沟槽中，并且具有位于比有源区的上表面的水平低的水平上的上表面；缓冲结构，覆盖有源区、器件隔离区和掩埋栅极结构；位线结构，在有源区上在与第一方向交叉的第二方向上延伸，并且连接到有源区；存储节点接触件，位于位线结构之间，穿过缓冲结构，并且与有源区接触；以及电容器结构，与存储节点接触件的上表面接触。

本申请要求于2021年12月27日在韩国知识产权局提交的第10-2021-0187998号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开的示例实施例涉及一种半导体装置。

背景技术

随着半导体装置的集成密度已经增大，用于半导体装置的组件的设计规则已经减少。在大规模半导体装置中，形成多条布线和置于多条布线之间的多个掩埋接触件(BC)的工艺已经变得复杂并且有些困难。对于掩埋沟道存储器装置，随着直接接触件(DC)区域与掩埋接触件区域之间的距离减小，可能发生诸如未对准和未敞开(not-open)故障的各种问题。

发明内容

本公开的示例实施例将提供一种半导体装置，在该半导体装置中，存储节点中的凹槽的分布可以根据缓冲结构的轮廓的改善而得到改善。

本公开的示例实施例将提供一种制造半导体装置的方法，该方法可以通过减少对存储节点接触孔进行蚀刻的量来减小工艺负担。

根据本公开的示例实施例，一种半导体装置包括：有源区，由器件隔离区限定在基底中；沟槽，在第一方向上纵长地延伸以与有源区交叉；掩埋栅极结构，分别掩埋在沟槽中，并且具有位于比有源区的上表面的水平低的水平上的上表面；缓冲结构，覆盖有源区、器件隔离区和掩埋栅极结构；位线结构，在有源区上在与第一方向交叉的第二方向上纵长地延伸，并且连接到有源区；存储节点接触件，位于位线结构之间，穿过缓冲结构，并且与有源区接触；以及电容器结构，与存储节点接触件的上表面接触，其中，缓冲结构包括：第一缓冲图案，沿着有源区、器件隔离区和掩埋栅极结构的上表面的轮廓延伸，并且具有包括凹部的上表面；第二缓冲图案，至少包括第一部分，第一部分填充第一缓冲图案的上表面的凹部；以及第三缓冲图案，位于第一缓冲图案和第二缓冲图案上。

根据本公开的示例实施例，一种半导体装置包括：有源区，由器件隔离区限定在基底中；字线，掩埋在基底中，在第一方向上纵长地延伸，并且位于比基底的上表面的水平低的水平上；覆盖图案，掩埋在基底中，位于字线上，并且具有位于比基底的上表面的水平低的水平上的上表面；以及缓冲结构，位于器件隔离区、有源区和覆盖图案上，其中，缓冲结构包括位于有源区和器件隔离区上的第一区域以及位于覆盖图案上的第二区域，其中，第一区域具有第一厚度，其中，第二区域具有比第一厚度大的第二厚度。

根据本公开的示例实施例，一种半导体装置包括：隔离区，在基底内限定有源区；掩埋栅极结构，与有源区交叉，纵长地延伸到隔离区中，并且具有位于比有源区的上表面的水平低的水平上的上表面；第一缓冲图案，位于掩埋栅极结构和隔离区上，并且具有在掩埋栅极结构上包括凹部的上表面；以及第二缓冲图案，填充第一缓冲图案的上表面的凹部，并且至少包括与掩埋栅极结构竖直地叠置的第一部分。

根据本公开的示例实施例，一种制造半导体装置的方法包括：通过在第一方向上蚀刻基底的一部分来形成沟槽；在沟槽中形成掩埋栅极结构；将掩埋栅极结构蚀刻至比基底的上表面低的水平；沿着掩埋栅极结构和基底的上表面的轮廓形成覆盖掩埋栅极结构和基底的第一缓冲图案；沿着第一缓冲图案的上表面的轮廓形成覆盖第一缓冲图案的第二缓冲图案；以及将第二缓冲图案平坦化。

附图说明

通过下面结合附图进行的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：

图1是示出根据本公开的示例实施例的半导体装置的平面图；