[发明专利]一种主从式多DSP处理系统、方法、设备及存储介质

权利要求书

1.一种主从式多DSP处理系统，其特征在于，包括控制模块、数据处理模块和供电模块；

所述控制模块包括主处理器和复位看门狗；

所述数据处理模块包括从DSP和FPGA；

所述控制模块用于实现主处理器最小系统、总线通信、看门狗电路及单机系统的复位、与从DSP和FPGA的信息与控制交互、主处理器的接口调试；

所述数据处理模块用于实现从DSP最小系统和FPGA系统、与外部信息交互、配置刷新电路；

所述供电模块用于实现一次电源输入、保险丝异构限流保护、浪涌抑制、滤波器与DC/DC二次电源转换、板内三次电源转换；

其中，主处理器、复位看门狗和FPGA之间两两互连，FPGA与从DSP互连。

2.根据权利要求1所述的一种主从式多DSP处理系统，其特征在于，所述数据处理模块包括多个从DSP，每个从DSP分别与FPGA交互连通。

3.根据权利要求1所述的一种主从式多DSP处理系统，其特征在于，FPGA与从DSP之间通过HPI接口实现互连。

4.根据权利要求1所述的一种主从式多DSP处理系统，其特征在于，主处理器与FPGA之间通过EMIF总线实现互连。

5.根据权利要求1所述的一种主从式多DSP处理系统，其特征在于，所述主处理器与所述复位看门狗之间连接有程序存储器，所述程序存储器内存储有主处理器程序和从DSP程序。

6.根据权利要求1所述的一种主从式多DSP处理系统，其特征在于，所述FPGA和复位看门狗之间连接有FPGA程序存储器，所述FPGA程序存储器存储有FPGA程序。

7.根据权利要求1所述的一种主从式多DSP处理系统，其特征在于，所述主处理器的型号为FT-C6701V-A，所述从DSP的型号为FT-C6416，所述FPGA的型号为JFM7K325T-C。

8.一种基于权利要求1-7任一项所述主从式多DSP处理系统的主从式多DSP处理方法，其特征在于，包括步骤如下：

上电稳定后，复位看门狗输出复位信号，主处理器在复位期间搬移引导程序至内部，解除复位后引导程序开始运行，运行主处理器程序并初始化主处理器；主处理器在判读到FPGA的DONE信号为高电平时，将控制FPGA复位的GPIO置高，解除FPGA复位；FPGA复位解除后，主处理器控制FPGA配置从DSP的加载模式，然后主处理器控制FPGA输出从DSP的复位信号与对应的高低电平。

9.一种主从式多DSP处理设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现权利要求8所述主从式多DSP处理方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现权利要求8所述主从式多DSP处理方法的步骤。