[发明专利]一种主从式多DSP处理系统、方法、设备及存储介质

说明书

本发明公开了一种主从式多DSP处理系统、方法、设备及存储介质，属于空间嵌入式计算机应用领域。本系统在整个系统间的复位做了级联控制，利用从DSP(协处理器)的复位将HPI的初始化由硬件电路改为FPGA控制，同时通过在线配置的加载模式，通过主处理器在线加载协处理器程序，节省了协处理器外部程序存储器，有效地解决了现有主从式多DSP系统中存在复位同步处理、HPI接口固定、加载模式固定、硬件电路设计复杂度高、系统扩展性差等问题，本系统降低了计算机的电路设计复杂度，提高计算机的灵活性、可扩展性及继承性，可广泛应用于空间嵌入式计算机产品中，具有较高的推广应用价值。

技术领域

本发明属于空间嵌入式计算机应用领域，具体涉及一种主从式多DSP处理系统、方法、设备及存储介质。

背景技术

多功能化是空间嵌入式计算机的发展趋势，目前计算机通过不同功能的模块搭建，各模块间通过多个处理器分别实现控制、数据处理、接口通信等不同的功能，数字信号处理器(DSP)为星载计算机中较常用的处理器。主机接口(HPI)是DSP的一个并行接口，对于主从式的DSP系统来说，主处理器可通过HPI接口访问从DSP的内存及外围存储。

现有的设计各处理器具备独立的上电/看门狗复位、独立的程序存储器、固定的加载配置，主处理器通过外部接口与从DSP的HPI接口相连，HPI接口的位宽(16位/32位)通过外部管脚的硬件上下拉实现。此类设计虽满足使用需求，但是存在复位同步处理、HPI接口固定、加载模式固定、硬件电路设计复杂度高、系统扩展性差等弊端，不满足日益增长的实际需求。因此，现有的系统，无法实现一个主处理器同多个从DSP实现互连，计算机电路复杂且系统的可扩展性差。

发明内容

为解决上述技术问题，本发明针对主从式多DSP系统架构，提供一种主从式多DSP处理系统、方法、设备及存储介质，由主处理器掌控接口的主控权，访问协处理器(从DSP)的存储空间以及程序的加载配置，有效地解决了现有主从式多DSP系统中存在复位同步处理、HPI接口固定、加载模式固定、硬件电路设计复杂度高、系统扩展性差等问题。

为了达到上述目的，本发明采用技术方案如下：

一种主从式多DSP处理系统，包括控制模块、数据处理模块和供电模块；

所述控制模块包括主处理器和复位看门狗；

所述数据处理模块包括从DSP和FPGA；

所述控制模块用于实现主处理器最小系统、总线通信、看门狗电路及单机系统的复位、与从DSP和FPGA的信息与控制交互、主处理器的接口调试；

所述数据处理模块用于实现从DSP最小系统和FPGA系统、与外部信息交互、配置刷新电路；

所述供电模块用于实现一次电源输入、保险丝异构限流保护、浪涌抑制、滤波器与DC/DC二次电源转换、板内三次电源转换；

其中，主处理器、复位看门狗和FPGA之间两两互连，FPGA与从DSP互连。

进一步地，所述数据处理模块包括多个从DSP，每个从DSP分别与FPGA交互连通。

进一步地，FPGA与从DSP之间通过HPI接口实现互连。

进一步地，主处理器与FPGA之间通过EMIF总线实现互连。

进一步地，所述主处理器与所述复位看门狗之间连接有程序存储器，所述程序存储器内存储有主处理器程序和从DSP程序。

进一步地，所述FPGA和复位看门狗之间连接有FPGA程序存储器，所述FPGA程序存储器存储有FPGA程序。

进一步地，所述主处理器的型号为FT-C6701V-A，所述从DSP的型号为FT-C6416，所述FPGA的型号为JFM7K325T-C。