[发明专利]nand flash掉电测试装置、掉电测试方法及存储介质

说明书

本申请公开一种nand flash掉电测试装置、掉电测试方法及存储介质，其中，掉电测试装置包括作为掉电测试对象的Device设备和作为掉电测试机的Host设备，Device设备包括NAND Flash模组；Host设备连接NAND Flash模组，Host设备用于在raw NAND的情况下，向raw NAND发送第一驱动命令以控制raw NAND中目标物理block和/或目标page进行掉电测试；在包含闪存控制器的NAND芯片的情况下，向NAND芯片的闪存控制器发送第一指示命令以指示闪存控制器确定目标物理block和/或目标page进行掉电测试，从而提升掉电测试的命中概率以及测试效率。

技术领域

本申请涉及存储芯片技术领域，尤其涉及一种nand flash掉电测试装置、掉电测试方法及存储介质。

背景技术

SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)工艺生产的存储芯片具有特殊的结构，如图1所示，存储芯片中的存储单元均由一个用于控制的开关管(简称控制管)和一个用于存储的开关管(简称数据管)组成，通过SWL(SEL-wordline，字线控制信号)和WL(word line，字线)控制存储单元的电气特性，从而在BL(bit line，位线)上读出存储单元的输出电流来实现数据的读写。

目前，存储芯片在进行编程-擦除操作发现有存储单元出现错误时，往往先完成当前的操作并记录有缺陷的存储单元的地址，之后再对那些存储单元执行替换操作，由于执行替换操作和编程-擦除操作是分离的，因此要求测试机多次与存储芯片交换信息，包括测试机向存储芯片发送指令、存储芯片返回测试结果、测试机发送替换指令和存储芯片返回替换操作结果等等，测试效率不足，对测试机的性能要求较高。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本申请实施例提供了一种nand flash掉电测试装置、掉电测试方法及存储介质，能够简化掉电测试过程中的指令，还能指定NAND Flash中的目标物理block和/或目标page进行掉电测试，提升了掉电测试的命中概率以及测试效率。

第一方面，本申请实施例提供了一种nand flash掉电测试装置，包括：

作为掉电测试对象的Device设备，包括NAND Flash模组；

作为掉电测试机的Host设备，连接所述NAND Flash模组，所述Host设备用于：

在所述NAND Flash模组为raw NAND的情况下，向所述raw NAND发送第一驱动命令，以控制所述raw NAND中目标物理block和/或目标page的掉电场景和掉电时机；

在所述NAND Flash模组为包含闪存控制器的NAND芯片的情况下，向所述NAND芯片的闪存控制器发送第一指示命令，以指示所述闪存控制器确定目标物理block和/或目标page的掉电场景和掉电时机。

在一些实施例中，所述Host设备包括应用处理器，所述应用处理器与所述Device设备通信连接，并对所述Device设备进行供电。

在一些实施例中，所述Host设备还用于：

在所述NAND Flash模组为raw NAND的情况下，完成掉电测试后向所述raw NAND发送第二驱动命令对所述目标物理block和/或目标page进行读取测试；

在所述NAND Flash模组为包含闪存控制器的NAND芯片的情况下，完成掉电测试后向所述NAND芯片的闪存控制器发送第二指示命令，以指示所述闪存控制器对所述目标物理block和/或目标page进行读取测试。