[发明专利]一种基于FPGA实现的突发信号自干扰抵消装置

权利要求书

1.一种基于FPGA实现的突发信号自干扰抵消装置，包括信号采集接口模块(1)、正交数字下变频模块(6)和自适应抵消模块(10)；其特征在于，还包括时延估计模块(2)、功率估计模块(3)、粗时延补偿模块(4)、功率补偿模块(5)、精细时延补偿模块(7)、频差/相差补偿模块(8)和突发信号重构模块(9)；

信号采集接口模块(1)用于接收采样数据，将采集的和路数据与参考路数据送入时延估计模块(2)和粗时延补偿模块(4)；

时延估计模块(2)用于接收信号采集接口模块(1)送入的和路数据与参考路数据，进行粗时延估计，将得到的粗时延差值送入粗时延补偿模块(4)；还用于接收正交数字下变频模块(6)处理后的两路窄带数据，进行精细时延估计，将精细时延差值送入精细时延补偿模块(7)；

功率估计模块(3)用于接收粗时延补偿模块(4)完成时延补偿后的和路数据与参考路数据，并对两路数据的功率差进行估计，得到功率补偿值，将功率补偿值送入功率补偿模块(5)；

粗时延补偿模块(4)用于接收信号采集接口模块(1)送入的和路数据与参考路数据，并接收时延估计模块(2)送入的粗时延差值，根据时延差值对和路数据与参考路数据进行时延差补偿，将完成时延补偿的和路数据与参考路数据送入功率估计模块(3)以及功率补偿模块(5)；

功率补偿模块(5)用于接收时延补偿模块(4)完成时延补偿后的和路数据与参考路数据，并接收功率估计模块(3)得到的功率补偿值，根据功率补偿值对和路数据与参考路数据进行功率补偿，并将完成功率补偿后的两路数据送入正交数字下变频模块(6)；

正交数字下变频模块(6)用于接收功率补偿模块(5)完成功率补偿后的合路数据与参考路数据，同时对两路数据进行正交下变频处理，得到两路窄带数据，将两路窄带数据送入时延估计模块(2)以及精细时延补偿模块(7)；

精细时延补偿模块(7)用于接收正交数字下变频模块(6)送入的窄带和路数据与参考数据，并接收时延估计模块(2)送入的精细时延差值，完成和路数据与参考路数据的精细时延差补偿，将完成精细时延补偿后的两路数据送入频差/相差补偿模块(8)；

频差/相差补偿模块(8)用于接收精细时延补偿模块(7)完成精细时延补偿后的和路数据与参考路数据，并通过外置频差相差对和路数据与参考路数据进行频差相差补偿，将完成频差相差补偿后的和路数据与参考路数据送入突发信号重构模块(9)；

突发信号重构模块(9)用于接收频差/相差补偿模块(8)完成频差相差补偿后的和路数据与参考路数据，对参考路数据进行突发信号检测，对每次检测到的突发信号进行重构，并将重构后的和路数据与参考路数据送入到自适应抵消模块(10)；

自适应抵消模块(10)用于接收突发信号重构模块(9)完成信号重构的和路数据与参考路数据，通过自适应滤波器对接收到的两路信号完成实时信道差异补偿。

2.根据权利要求1所述的一种基于FPGA实现的突发信号自干扰抵消装置，其特征在于，时延估计模块(2)包括大点数粗延迟估计模块(201)和精细时延估计模块(202)；

大点数粗延迟估计模块(201)用于接收信号采集接口模块(1)送入的和路数据与参考路数据，进行粗时延估计，将得到的粗时延差值送入粗时延补偿模块(4)；精细时延估计模块(202)用于接收正交数字下变频模块(6)处理后的两路窄带数据，进行精细时延估计，将精细时延差值送入精细时延补偿模块(7)；

其中大点数粗延迟估计模块(201)包括频域相关模块(2010)、峰值检测模块(2011)、自动门限生成模块(2012)以及延迟点数获取模块(2013)；

频域相关模块(2010)用于接收信号采集接口模块(1)送入的和路数据与参考路数据，对参考路数据以及合路数据做频域搜索相关，将相关结果送入到峰值检测模块(2011)；

峰值检测模块(2011)用于接收频域相关模块(2010)送入的相关结果，对相关结果进行峰值检测，将检测到的峰值送入到延迟点获取模块(2013)；

自动门限生成模块(2012)用于接收信号采集接口模块(1)送入的和路数据与参考路数据，通过参考路与合路数据的信号能量值获取门限值，并将门限值送入到延迟点数获取模块(2013)；

延迟点数获取模块(2013)用于接收门限值以及相关峰值检测结果，得到延迟点及合路信号相对于参考信号的粗时延差值，并将粗时延差值送入粗时延补偿模块(4)。