[发明专利]一种基于FPGA实现的突发信号自干扰抵消装置

说明书

本发明涉及一种基于FPGA实现的突发信号自干扰抵消装置，属于通信对抗领域。包括信号采集接口模块1、时延估计模块2、功率估计模块3、粗时延补偿模块4、功率补偿模块5、正交数字下变频模块6、精细时延补偿模块7、频差/相差补偿模块8、突发信号重构模块9和自适应抵消模块10；本发明通过在已知干扰信号的前提下，在数字域对通信信号的一系列的重构处理，完成数字域信号自干扰抵消功能。该装置的特点在于支持突发信号的干扰抵消功能。对于突发干扰来，通过多次对突发信号进行重构来完成突发信号的干扰抵消功能。

技术领域

本发明属于通信相关领域，涉及一种新的数字域自干扰抵消装置。

背景技术

在如今的信息化时代背景下，信息技术的迅猛发展、无线通信技术取得了空前的进步。众多的电子设施混合配置，电磁频谱日益密集、信号频率几乎覆盖了从中频到甚高频的整个频域，同时同频全双工概念的提出，意在通过改变无线通信技术来缓解快速增长的业务需求与有限的频谱资源之间日益紧张的关系。然而，同时同频全双工系统中存在严重的自干扰问题。

发明内容

本发明需要解决现实出现的上述问题，进行干扰抵消方向的创新，提供一种基于FPGA实现的突发信号自干扰抵消装置。

本发明采用的技术方案为：

一种基于FPGA实现的突发信号自干扰抵消装置，包括信号采集接口模块1、时延估计模块2、功率估计模块3、粗时延补偿模块4、功率补偿模块5、正交数字下变频模块6、精细时延补偿模块7、频差/相差补偿模块8、突发信号重构模块9和自适应抵消模块10；

信号采集接口模块1用于接收采样数据，将采集的和路数据与参考路数据送入时延估计模块2和粗时延补偿模块4；

时延估计模块2用于接收信号采集接口模块1送入的和路数据与参考路数据，进行粗时延估计，将得到的粗时延差值送入粗时延补偿模块4；还用于接收正交数字下变频模块6处理后的两路窄带数据，进行精细时延估计，将精细时延差值送入精细时延补偿模块7；

功率估计模块3用于接收粗时延补偿模块4完成时延补偿后的和路数据与参考路数据，并对两路数据的功率差进行估计，得到功率补偿值，将功率补偿值送入功率补偿模块5；

粗时延补偿模块4用于接收信号采集接口模块1送入的和路数据与参考路数据，并接收时延估计模块2送入的粗时延差值，根据时延差值对和路数据与参考路数据进行时延差补偿，将完成时延补偿的和路数据与参考路数据送入功率估计模块3以及功率补偿模块5；

功率补偿模块5用于接收时延补偿模块4完成时延补偿后的和路数据与参考路数据，并接收功率估计模块3得到的功率补偿值，根据功率补偿值对和路数据与参考路数据进行功率补偿，并将完成功率补偿后的两路数据送入正交数字下变频模块6；

正交数字下变频模块6用于接收功率补偿模块5完成功率补偿后的合路数据与参考路数据，同时对两路数据进行正交下变频处理，得到两路窄带数据，将两路窄带数据送入时延估计模块2以及精细时延补偿模块7；

精细时延补偿模块7用于接收正交数字下变频模块6送入的窄带和路数据与参考数据，并接收时延估计模块2送入的精细时延差值，完成和路数据与参考路数据的精细时延差补偿，将完成精细时延补偿后的两路数据送入频差/相差补偿模块8；

频差/相差补偿模块8用于接收精细时延补偿模块7完成精细时延补偿后的和路数据与参考路数据，并通过外置频差相差对和路数据与参考路数据进行频差相差补偿，将完成频差相差补偿后的和路数据与参考路数据送入突发信号重构模块9；

突发信号重构模块9用于接收频差/相差补偿模块8完成频差相差补偿后的和路数据与参考路数据，对参考路数据进行突发信号检测，对每次检测到的突发信号进行重构，并将重构后的和路数据与参考路数据送入到自适应抵消模块10；