[发明专利]DSP外部配置修改系统、方法、设备及存储介质

权利要求书

1.一种DSP外部配置修改系统，其特征在于，其包括：

FPGA模块，包括复位信号发送管脚和配置信号发送管脚，所述FPGA模块用于加载运行所述DSP模块的配置程序以识别配置指令，再根据所述配置指令控制所述配置信号发送管脚发出相应的高、低电平信号，且控制所述复位信号发送管脚发出高电平信号；

DSP模块，包括复位信号接收管脚和配置信号接收管脚，所述复位信号接收管脚与一下拉电阻电性连接，所述配置信号接收管脚与所述配置信号发送管脚电性连接，所述复位信号接收管脚与所述复位信号发送管脚电性连接；

所述FPGA模块和所述DSP模块同时上电时，所述FPGA模块加载所述配置程序并运行，所述复位信号接收管脚处于低电平状态以致所述DSP模块维持待启动状态，当所述配置信号接收管脚接收到所述高、低电平信号完成外部配置且所述复位信号接收管脚接收到所述高电平信号后，所述DSP模块根据所述外部配置启动。

2.根据权利要求1所述的DSP外部配置修改系统，其特征在于，其还包括JTAG模块，所述JTAG模块与所述FPGA模块电性连接，所述JTAG模块用于向所述FPGA模块中写入新的配置程序，所述FPGA模块在重新上电时加载所述新的配置程序。

3.根据权利要求1所述的DSP外部配置修改系统，其特征在于，所述DSP模块还用于在启动完成后，发送回检信号至所述FPGA模块，所述FPGA模块还用于在检测到所述回检信号异常时，控制所述复位信号发送管脚发出低电平信号，且在间隔预设时间段之后，控制所述复位信号发送管脚发出高电平信号。

4.一种DSP外部配置修改方法，其特征在于，其应用于权利要求1至3之一所述的DSP外部配置修改系统，所述DSP外部配置修改系统包括FPGA模块、DSP模块和下拉电阻；所述方法包括：

当所述FPGA模块和所述DSP模块上电时，控制所述FPGA模块加载所述DSP模块的配置程序，所述DSP模块的复位信号接收管脚与所述下拉电阻电性连接处于低电平状态，所述DSP模块处于待启动状态；

控制所述FPGA模块运行所述配置程序得到配置指令，所述FPGA模块的配置信号发送管脚根据所述配置指令发出相应的高、低电平信号，且所述FPGA模块的复位信号发送管脚同时发出高电平信号；

控制所述DSP模块的配置信号接收管脚接收所述高、低电平信号以完成外部配置，且所述复位信号接收管脚同时接收所述高电平信号，所述DSP模块在所述复位信号接收管脚切换至高电平状态后根据所述外部配置启动。

5.根据权利要求4所述的DSP外部配置修改方法，其特征在于，所述DSP外部配置修改系统还包括JTAG模块；控制所述DSP模块根据所述外部配置启动之后，还包括：

控制所述JTAG模块发送新的配置程序至所述FPGA模块；

控制所述FPGA模块接收到所述新的配置程序后加载并运行，同时控制所述复位信号发出管脚发出低电平信号；

当所述DSP模块的外部配置被修改后，控制所述复位信号接收管脚根据所述复位信号发出管脚发出的高电平信号切换至高电平状态，所述DSP模块根据修改后的外部配置重新启动。

6.根据权利要求4所述的DSP外部配置修改方法，其特征在于，控制所述DSP模块根据所述外部配置启动之后，还包括：

控制所述DSP模块在启动完成后发送回检信号至所述FPGA模块；

控制所述FPGA模块在检测到所述回检信号异常时，控制所述复位信号发送管脚发出低电平信号，且在间隔预设时间段之后，控制所述复位信号发送管脚发出高电平信号。

7.一种计算机设备，其特征在于，所述计算机设备包括处理器、与所述处理器耦接的存储器，所述存储器中存储有程序指令，所述程序指令被所述处理器执行时，使得所述处理器执行如权利要求4-6中任一项权利要求所述的DSP外部配置修改方法的步骤。

8.一种存储介质，其特征在于，存储有能够实现如权利要求4-6中任一项所述的DSP外部配置修改方法的程序指令。