[发明专利]DSP外部配置修改系统、方法、设备及存储介质

说明书

本发明公开了一种DSP外部配置修改系统、方法、设备及存储介质，该系统包括FPGA模块和DSP模块，FPGA模块和DSP模块上电时，DSP模块复位信号接收管脚与一下拉电阻电性连接处于低电平状态以致DSP模块维持待启动状态，而FPGA模块则直接启动并加载运行DSP模块的配置程序以识别配置指令，再根据配置指令控制配置信号发送管脚发出相应的高、低电平信号，且控制复位信号发送管脚发出高电平信号，当DSP模块的配置信号接收管脚接收到高、低电平信号完成外部配置且复位信号接收管脚接收到高电平信号后，DSP模块根据外部配置启动。本发明通过FPGA模块实现对DSP模块的外部配置进行修改，克服部分应用场景的限制。

技术领域

本申请涉及电子电路技术领域，特别是涉及一种DSP外部配置修改系统、方法、设备及存储介质。

背景技术

在目前的信号处理中，有很大部分电路采用DSP(Digital Signal Processing：数字信号处理)加FPGA(Field－Programmable Gate Array：现场可编程门阵列)的方式实现设计。而为了实现不同的功能，需要对DSP设置相应的外部配置。

现阶段，DSP的外部配置一般采用外部上下拉电阻所产生的高低电平进行配置，如启动模式配置，时钟配置等。这导致改变DSP的外部配置需要对电路板上的电阻状态或拨码开关进行更改，但在譬如电路板已封箱等情况下，这种修改是无法实现的，导致该电路板应用受限。

发明内容

有鉴于此，本申请提供一种DSP外部配置修改系统、方法、设备及存储介质，以解决现有DSP芯片的外部配置难以根据场景需求实时修改的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种DSP外部配置修改系统，其包括：FPGA模块，包括复位信号发送管脚和配置信号发送管脚，FPGA模块用于加载运行DSP模块的配置程序以识别配置指令，再根据配置指令控制配置信号发送管脚发出相应的高、低电平信号，且控制复位信号发送管脚发出高电平信号；DSP模块，包括复位信号接收管脚和配置信号接收管脚，复位信号接收管脚与一下拉电阻电性连接，配置信号接收管脚与配置信号发送管脚电性连接，复位信号接收管脚与复位信号发送管脚电性连接；FPGA模块和DSP模块同时上电时，FPGA模块加载配置程序并运行，复位信号接收管脚处于低电平状态以致DSP模块维持待启动状态，当配置信号接收管脚接收到高、低电平信号完成外部配置且复位信号接收管脚接收到高电平信号后，DSP模块根据外部配置启动。

作为本申请的进一步改进，其还包括JTAG模块，JTAG模块与FPGA模块电性连接，JTAG模块用于向FPGA模块中写入新的配置程序，FPGA模块在重新上电时加载新的配置程序。

作为本申请的进一步改进，DSP模块还用于在启动完成后，发送回检信号至FPGA模块，FPGA模块还用于在检测到回检信号异常时，控制复位信号发送管脚发出低电平信号，且在间隔预设时间段之后，控制复位信号发送管脚发出高电平信号。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种DSP外部配置修改方法，其应用于上述之一的DSP外部配置修改系统，DSP外部配置修改系统包括FPGA模块、DSP模块和下拉电阻；方法包括：当FPGA模块和DSP模块上电时，控制FPGA模块加载DSP模块的配置程序，DSP模块的复位信号接收管脚与下拉电阻电性连接处于低电平状态，DSP模块处于待启动状态；控制FPGA模块运行配置程序得到配置指令，FPGA模块的配置信号发送管脚根据配置指令发出相应的高、低电平信号，且FPGA模块的复位信号发送管脚同时发出高电平信号；控制DSP模块的配置信号接收管脚接收高、低电平信号以完成外部配置，且复位信号接收管脚同时接收高电平信号，DSP模块在复位信号接收管脚切换至高电平状态后根据外部配置启动。