[发明专利]一种基于6T-SRAM的XNOR运算单元及其方法

权利要求书

1.一种基于6T-SRAM的XNOR运算单元，其特征在于，包括6T-SRAM单元和XNOR运算单元，6T-SRAM单元电连接XNOR运算单元；

XNOR运算单元包括传输门TG0和传输门TG3，传输门TG0的输入端连接位线BL，传输门TG3的输入端与位线非BLB相连，传输门TG0的高电平使能端和传输门TG3的高电平使能端均连接读字线RWL，传输门TG0的低电平使能端和传输门TG3的低电平使能端均连接读字线非RWLB。

2.根据权利要求1所述的一种基于6T-SRAM的XNOR运算单元，其特征在于，

XNOR运算单元包括传输门TG1和传输门TG2，传输门TG0的输出端与传输门TG1相连，传输门TG3的输出端与传输门TG2的输入端相连；

传输门TG1的高电平使能端连接权重存储节点Q，传输门TG1的低电平使能端连接权重非存储节点QB，传输门TG2的高电平使能端连接至权重非存储节点QB，传输门TG2的低电平使能端连接至权重存储节点Q,传输门TG1的输出端和TG2的输出端短接于读位线RBL。

3.根据权利要求1所述的一种基于6T-SRAM的XNOR运算单元，其特征在于，

6T-SRAM单元包括NMOS晶体管N1、NMOS晶体管N2、PMOS晶体管P1和PMOS晶体管P2，PMOS晶体管P1的源极和PMOS晶体管P2的源极连接至电源电压VDD，PMOS晶体管P1的栅极、NMOS晶体管N1的栅极、PMOS晶体管P2的漏极和NMOS晶体管N2的漏极互连，PMOS晶体管P2的栅极、NMOS晶体管N2的栅极、PMOS晶体管P1的漏极和NMOS晶体管N1的漏极互连，NMOS晶体管N1的源极和NMOS晶体管N2的源极连接至地电位VSS。

4.根据权利要求3所述的一种基于6T-SRAM的XNOR运算单元，其特征在于，

6T-SRAM单元包括NMOS晶体管N3和NMOS晶体管N4，NMOS晶体管N3的源极连接权重存储节点Q，NMOS晶体管N4的源极连接权重非存储节点QB，NMOS晶体管N3的栅极和NMOS晶体管N4的源极均连接至字线WL，NMOS晶体管N3的漏极连接位线BL，NMOS晶体管N4的漏极连接位线非BLB。

5.根据权利要求1所述的一种基于6T-SRAM的XNOR运算单元，其特征在于，

当读字线RWL为高电平且读字线非RWLB为低电平时，传输门TG0和传输门TG3导通；

当读字线RWL为低电平且读字线非RWLB为高电平时，传输门TG0和传输门TG3关断。

6.一种基于6T-SRAM的XNOR运算方法，其特征在于，利用权利要求1-5任一项所述的一种基于6T-SRAM的XNOR运算单元，执行以下步骤：

第一步，初始时传输门TG0、传输门TG1、传输门TG2和传输门TG3均处于关断状态；

根据权重值使能位线BL，位线非BLB的电位与位线BL的电位相反；

第二步，使能字线WL，使NMOS晶体管N3和NMOS晶体管N4导通，若位线BL为低电平且位线非BLB为高电平，则权重存储节点Q对位线BL放电，直至权重存储节点Q为低电平，位线非BLB对权重非存储节点QB充电，直至权重非存储节点QB为高电平；

若位线BL为高电平且位线非BLB为低电平，则位线BL对权重存储节点Q充电，直至权重存储节点Q为高电平，存储节点QB向位线非BLB放电，直至权重非存储节点QB为低电平；第三步，根据输入信号使能位线BL，位线非BLB的电位与位线BL的电位相反；若输入信号为“1”，则使能位线BL为高电平，位线非BLB为低电平；若输入信号为“0”，则使能位线BL为低电平，位线非BLB为高电平；

第四步：使能读字线RWL和读字线非RWLB，使传输门TG0和传输门TG3导通，传输门TG1和传输门TG2根据权重导通或关断，并在读位线RBL处输出XNOR运算单元的运算结果。