[发明专利]一种半导体多芯片异质集成结构及集成方法

说明书

本发明提供了一种半导体多芯片异质集成结构及集成方法，集成结构包括：重布线结构；倒装在重布线结构一侧的若干间隔的第一组芯片，第一组芯片与重布线结构电连接；绝缘膜，绝缘膜覆盖第一组芯片背离重布线结构的一侧表面、第一组芯片的侧壁表面、以及相邻第一组芯片之间的重布线结构的表面；相邻第一组芯片之间的绝缘膜背离重布线结构的一侧表面具有沉槽；第二组芯片，位于所述沉槽中，第二组芯片的正面朝向重布线结构，第二组芯片与重布线结构电连接；塑封层，塑封层覆盖绝缘膜和第二组芯片。上述集成结构中第一组芯片和第二组芯片相对于重布线结构的位置稳定，可实现集成结构中的不同尺寸的芯片均能精准对位和导电互连。

技术领域

本发明属于半导体先进封装技术领域，尤其涉及一种半导体多芯片异质集成结构及集成方法。

背景技术

晶圆级多芯片异质集成是利用晶圆工艺制备的埋置型封装技术，也是一种针对输入/输出端口(Input/Output，I/O)的数量大、集成灵活性高的主要先进封装工艺；而且它能在一件封装结构内实现垂直和水平方向多芯片集成且不用衬底，可以将器件封装体积做到很小。目前，扇出型封装是下一代封装技术的首选，例如多芯片、厚度超薄封装和三维系统级封装等。

晶圆级扇出型封装采用晶圆级塑封技术把测试合格的芯片整体塑封并重构晶圆。然后采用重布线层将I/O引脚互连扇出到芯片周围的塑封区域。再经植球回流，切割等工艺形成独立的封装器件。相对于扇入工艺，扇出型封装支持更大的再布线面积，非常适合引脚数目众多的应用场合。

在现有技术中，常用的多芯片扇出型封装的晶圆芯片的重布线层的制备方法为直接在晶圆芯片上形成重布线层，这种方法在制备过程中，尤其是在贴片后的塑封中，由于液态塑封料的流动会造成芯片的位置偏移，且多颗芯片之间的偏移量很难整理成可以用来校正的统一数据，这对后续的芯片之间对位和重布线层间对准都带来很大困难。

发明内容

本发明解决的技术问题是如何克服半导体多芯片异质集成结构中的多颗芯片精准重构晶圆、多芯片之间的位置偏移的问题。

为解决上述技术问题，本发明提供一种半导体多芯片异质集成结构，包括:重布线结构；倒装在所述重布线结构一侧的若干间隔的第一组芯片，第一组芯片与所述重布线结构电连接；绝缘膜，所述绝缘膜覆盖第一组芯片背离所述重布线结构的一侧表面、第一组芯片的侧壁表面、以及相邻第一组芯片之间的重布线结构的表面；相邻第一组芯片之间的绝缘膜背离所述重布线结构的一侧表面具有沉槽；第二组芯片，位于所述沉槽中，第二组芯片的正面朝向重布线结构，所述第二组芯片与所述重布线结构电连接；塑封层，所述塑封层覆盖所述绝缘膜和所述第二组芯片。

可选的，所述沉槽的深度为10μm-100μm。

可选的，所述沉槽的底部表面的长度和宽度分别大于第二组芯片的长度和宽度尺寸。

可选的，相邻第一组芯片和第二组芯片之间的最小横向间距为15μm。

可选的，半导体多芯片异质集成结构还包括：导电件，贯穿相邻的第一组芯片之间的绝缘膜，所述导电件的一端与第二组芯片的正面电连接、另一端与重布线结构电连接。

可选的，所述绝缘膜包括干膜、环氧树脂、聚酰亚胺、聚对苯撑苯并二噁唑、苯并环丁烯、氧化硅或氮化硅。

可选的，半导体多芯片异质集成结构还包括：焊球，位于所述重布线结构背离所述第一组芯片和第二组芯片的一侧且与重布线结构电连接。