[发明专利]一种多CPU的通用数据处理模块硬件架构

权利要求书

1.一种多CPU的通用数据处理模块硬件架构，其特征在于，包括N个CPU芯片以及1片FPGA、SRIO交换芯片和以太网交换芯片；所述FPGA包括N路PCIe转SRIO通道与N路RGMII转SGMII通道，PCIe转SRIO通道对外提供PCIe接口与SRIO接口，用于SRIO接口与PCIe接口的对接与数据调度，RGMII转SGMII通道对外提供RGMII接口和SGMII接口，用于RGMII接口与SGMII接口的对接与数据调度，N个CPU芯片分别对应连接FPGA中的N路PCIe转SRIO通道中的PCIe接口与N路RGMII转SGMII通道中RGMII接口；FPGA提供的SRIO接口通过SRIO总线连接至SRIO交换芯片，SRIO交换芯片通过两路SRIO总线分别接入嵌入式处理系统的SRIO网络；FPGA提供的SGMII接口通过SGMII总线连接至以太网交换芯片，再通过两路SGMII总线分别接入嵌入式处理系统的以太网网络。

2.根据权利要求1所述的多CPU的通用数据处理模块硬件架构，其特征在于，所述FPGA的N路PCIe转SRIO通道中，3路PCIe转SRIO通道由依次连接的PCIe硬核单元、PCIe转SRIO单元及SRIO单元组成，剩下的N-3路PCIe转SRIO通道由依次连接的PCIe软核单元、PCIe转SRIO单元及SRIO单元组成；其中，PCIe硬核单元与PCIe软核单元对外提供PCIe接口，SRIO单元对外提供SRIO接口。

3.根据权利要求1或2所述的多CPU的通用数据处理模块硬件架构，其特征在于，所述RGMII转SGMII通道由依次连接的RGMII单元、RGMII转换SGMII单元以及SGMII单元组成，其中，RGMII单元对外提供RGMII接口，SGMII单元对外提供SGMII接口，GMII转SGMII单元用于完成RGMII单元与SGMII单元的对接并实现数据的转化。

4.根据权利要求2所述的多CPU的通用数据处理模块硬件架构，其特征在于，每路PCIe转SRIO通道中还包括备用SRIO单元，同时连接PCIe转SRIO单元与外部的SRIO交换芯片。

5.根据权利要求3所述的多CPU的通用数据处理模块硬件架构，其特征在于，所述FPGA还包括额外的N路RGMII转SGMII通道作为备用通道，同样由依次连接的RGMII单元、RGMII转换SGMII单元以及SGMII单元组成。

6.根据权利要求2所述的多CPU的通用数据处理模块硬件架构，其特征在于，所述N路PCIe转SRIO通道中，PCIe硬核单元和PCIe软核单元完成与CPU芯片PCIe接口的交互过程；PCIe转SRIO单元完成PCIe硬核单元和PCIe软核单元与SRIO单元的对接并实现数据的调度；SRIO单元按照RapidIO协议进行逻辑层的打包并实现传输层和物理层以及与SRIO交换芯片的交互过程。

7.根据权利要求3所述的多CPU的通用数据处理模块硬件架构，其特征在于，所述N路RGMII转SGMII通道中，RGMII单元完成与CPU芯片RGMII接口的交互过程；RGMII转SGMII单元完成RGMII单元与SGMII单元的对接并实现数据的转化，SGMII单元完成与以太网交换芯片的交互过程。