[发明专利]DRAM的测试方法、装置、可读取存储介质和电子设备

说明书

本申请公开了一种DRAM的测试方法、装置、可读取存储介质和电子设备，所述测试方法包括对待测DRAM芯片进行写入和读取操作的步骤：写入预设数据模型，并完成一次读取，得到第一次比对结果；对所述预设数据模型取反后生成反向数据模型，并写入反向数据模型，完成一次读取，得到第二次比对结果；根据所述第一比对结果和所述第二比对结果得到所述待测试的DRAM的测试结果；其中，所述预设数据模型为01间隔型数据模型、01纵向条纹型数据模型、01横向条纹型数据模型或全0数据模型的其中一种或多种，当第一数据模型为多种时，则重复上述步骤以依次输入多种第一数据模型，得到多种比对结果。通过本申请的测试方法，可以同时检测出单cell、双cell和三cell故障。

技术领域

本申请涉及芯片测试技术领域，尤其涉及一种DRAM的测试方法、装置、可读取存储介质和电子设备。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)的基本存储单元是cell，每一个cell都可以根据放电/充电操作来存储“0”或者“1”，由于制程工艺的影响会使得存储单元在放电/充电时有可能发生故障。

参见图1，其中一个cell进行存储操作导致cell本身失效的叫做单cell故障，具体表现为：对cell进行操作会影响自身状态。假如F单元存储数据1，F单元存在单cell故障，那么对F单元进行写1、读1都有可能会使得其数据发生翻转，存储的数据从1变成0；或者F单元原本存储数据0，对其进行写0、读0可能会变成数据1。对F单元周边的如A/B/C/G/K/J/I/E单元进行读写不会影响到F单元状态。

一个cell进行存储操作导致相邻的一个cell失效的叫做双cell耦合故障；具体表现为：对cell进行操作会影响相邻cell状态；假如F单元存储数据1，F单元存在双cell耦合故障，那么对F单元相邻的E/G单元进行写0、读0、写1、读1操作都有可能会使得F单元数据发生翻转，F单元存储的数据从1变成0；或者F单元原本存储数据0，对E/G单元进行写0、读0、写1、读1都有可能使F单元存储数据变成1。如果F单元仅存在双cell耦合故障，那么对其自身进行操作是不会发生说明单耦合故障中的故障。

一个cell会受到相邻2个cell操作影响的叫做三cell耦合故障，三cell耦合故障的情况更为复杂。而且随着工艺的发展，DRAM芯片制程从几十纳米发展到如今的十几纳米，cell与cell之间间隔越来越小，三cell耦合故障发生的概率也越来越大。

目前传统的检测方式一般通过对存储单元按地址升序或逆序进行读写操作，只能检测到单cell故障和双cell耦合故障，难以检测到三cell耦合故障，降低了故障命中率。

应当注意，上述对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

本申请的目的是提供一种DRAM的测试方法、装置、可读取存储介质和电子设备，通过本申请的测试方法，可以同时检测出单cell、双cell和三cell故障。

本申请公开了一种DRAM的测试方法，所述测试方法包括对待测DRAM芯片进行写入和读取操作的步骤：

写入预设数据模型，并完成一次读取，得到第一次比对结果；

对所述预设数据模型取反后生成反向数据模型，并写入反向数据模型，完成一次读取，得到第二次比对结果；

根据所述第一比对结果和所述第二比对结果得到所述待测试的DRAM的测试结果；

其中，所述预设数据模型为01间隔型数据模型、01纵向条纹型数据模型、01横向条纹型数据模型或全0数据模型的其中一种或多种，当第一数据模型为多种时，则重复上述步骤以依次输入多种第一数据模型，得到多种比对结果。