[发明专利]功率半导体器件和制造功率半导体器件的方法

权利要求书

1.一种半导体器件，包括：

绝缘体上硅衬底；以及

多个晶体管单元，其被并联电耦接以形成功率晶体管，

其中，每个晶体管单元包括：在所述绝缘体上硅衬底的硅层中的具有第一导电类型的源极区、在所述硅层中并邻接所述源极区的具有与所述第一导电类型相反的第二导电类型的体区、被配置成控制所述体区内的沟道的栅极结构、在所述硅层中的具有所述第一导电类型的漏极区，以及在所述硅层中并将所述体区与所述漏极区横向分离的具有所述第一导电类型的漂移区，

其中，每个栅极结构包括栅电极，所述栅电极通过具有在20nm至60nm的范围内的厚度的栅极电介质而与所述硅层分离，

其中，每个晶体管单元的沟道的有效长度在50nm至500nm的范围内，以及

其中，所述功率晶体管具有在5V至60V的范围内的最大额定电压。

2.根据权利要求1所述的半导体器件，其中，每个晶体管单元的沟道的有效长度在50nm至100nm的范围内。

3.根据权利要求1所述的半导体器件，其中，每个晶体管单元的漂移区在所述体区与所述漏极区之间具有均匀的厚度。

4.根据权利要求1所述的半导体器件，其中，所述硅层具有在200nm至400nm的范围内的厚度。

5.根据权利要求1所述的半导体器件，其中，所述栅电极包括多晶硅并且具有在300nm至600nm的范围内的厚度，并且其中，所述栅极电介质包括氧化物并且具有在46nm上下浮动20％的范围内的厚度。

6.一种制造半导体器件的方法，所述方法包括：

将第一杂质类型的掺杂剂物质注入到绝缘体上硅衬底的硅层的表面中以限定漂移区；

形成栅极结构，所述栅极结构包括栅电极，所述栅电极通过具有在20nm至60nm的范围内的厚度的栅极电介质而与所述硅层分离；

在限定所述漂移区后，将与所述第一杂质类型相反的第二杂质类型的掺杂剂物质相对于所述表面成角度地注入到所述硅层的表面中，以限定在所述栅极结构的一部分之下延伸的体区；

在注入所述第二杂质类型的掺杂剂物质之后，在至少900℃的温度下退火所述绝缘体上硅衬底超过1分钟；以及

将所述第一杂质类型的掺杂剂物质注入到所述硅层的表面中，以限定邻近所述体区的源极区以及通过所述漂移区与所述体区横向分离的漏极区。

7.根据权利要求6所述的方法，其中，将所述第一杂质类型的掺杂剂物质注入到所述硅层的表面中以限定所述漂移区包括：

在形成所述栅极结构之前，在所述硅层的表面上形成毯覆式注入掩模，所述毯覆式注入掩模在所述硅层的有源区之上没有漂移图案；以及

通过所述毯覆式注入掩模注入所述第一杂质类型的掺杂剂物质以限定所述漂移区。

8.根据权利要求6所述的方法，其中，将所述第一杂质类型的掺杂剂物质注入到所述硅层的表面中以限定所述漂移区包括：

在形成所述栅极结构之前，在所述硅层的表面上形成图案化注入掩模，所述图案化注入掩模包括与沟道区相关联的沟道图案；以及

通过所述图案化注入掩模注入所述第一杂质类型的掺杂剂物质以限定所述漂移区，其中，所述图案化注入掩模的沟道图案将所述沟道区与所述第一杂质类型的掺杂剂物质屏蔽开。

9.根据权利要求6所述的方法，其中，在30分钟至45分钟的范围内维持在至少900℃的温度下的退火。

10.根据权利要求6所述的方法，其中，将所述第二杂质类型的掺杂剂物质相对于所述表面成角度地注入到所述硅层的表面中包括：

在所述硅层的表面上形成成角度注入掩模，所述成角度注入掩模屏蔽所述硅层的设置在所述栅极结构之下的面向漏极的部分，并且暴露所述硅层的设置在所述栅极结构之下的面向源极的部分；以及

通过所述成角度注入掩模来注入所述第二杂质类型的掺杂剂物质，使得所述第二杂质类型的掺杂剂物质延伸到所述硅层的面向源极的部分中，但不延伸到所述硅层的面向漏极的部分。