[实用新型]半导体装置

说明书

一种半导体装置，半导体装置包括多个通道层，设置在高台上方，其中高台的多个侧壁朝向高台的中心向内弯曲，使得高台的中部的宽度窄于高台的顶部的宽度；栅极结构，包裹多个通道层的每一个并与高台物理接触；外延源/漏极部件，邻接多个通道层；以及隔离部件，沉积在高台的多个侧壁和外延源/漏极部件的多个侧壁上。

技术领域

本实用新型涉及半导体装置，尤其涉及抑制漏电流的半导体装置。

背景技术

半导体集成电路(IC)产业历经了指数级成长。集成电路(IC)材料和设计的技术进步产生了数代集成电路，每一代的电路都比上一代更小、更复杂。在集成电路(IC)演进工艺中，功能密度(意即每芯片面积内连线装置的数量)普遍增加，同时缩小几何尺寸(意即可使用工艺制造的最小组件(或线))。这种按比例微缩的工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例微缩也增加了集成电路(IC)加工和制造的复杂性。

例如，随着集成电路(IC)技术向更小的技术节点发展，已经引入了多栅极装置，以通过增加栅极-通道耦合、减少关闭状态电流和减少短通道效应(SCE)来改善栅极控制。多栅极装置通常是指具有栅极结构或其一部分的装置，其设置在通道区的多于一侧的上方。全绕式栅极(GAA)晶体管是多栅极装置的示例，其已成为普及和有希望的高性能和低漏电应用的候选者。全绕式栅极晶体管得名于栅极结构，上述栅极结构可在通道区域周围延伸，从而可在堆叠通道层的四个侧面存取。与平面晶体管相比，这种配置可更好地控制通道区并显着降低短通道效应(特别是通过降低次临界漏电流(sub-threshold leakage))。随着半导体行业进一步发展到次10纳米(nm)技术工艺节点以追求更高的装置密度、更高的性能和更低的成本，在堆叠通道层周围积集制造全绕式栅极部件可能具有挑战性。例如，在全绕式栅极部件中，延伸围绕最底部通道层的栅极结构也可能接合其下方的半导体基板的顶部，从而在堆叠通道层下方引起强漏电流。因此，虽然目前的方法在许多方面都令人满意，但对最终装置性能的挑战可能并非在所有方面都令人满意。

实用新型内容

本公开的目的在于提出一种半导体装置，以解决上述至少一个问题。

本公开一些实施例提供一种半导体装置，半导体装置包括多个通道层，设置在高台上方，其中高台的多个侧壁朝向高台的中心向内弯曲，使得高台的中部的宽度窄于高台的顶部的宽度；栅极结构，包裹多个通道层的每一个并与高台物理接触；外延源/漏极部件，邻接多个通道层；以及隔离部件，沉积在高台的多个侧壁和外延源/漏极部件的多个侧壁上。

根据本公开其中的一个实施例，该高台的多个所述侧壁的一上部具有一垂直轮廓，并且该高台的多个所述侧壁的一下部具有一曲率轮廓。

根据本公开其中的一个实施例，该曲率轮廓在该高台的多个所述侧壁的其中一个上的一最高点开始于低于该曲率轮廓在该高台的多个所述侧壁的另一个上的一最高点的一位置。

根据本公开其中的一个实施例，该高台从一基板突出，该高台的多个所述侧壁的该下部与该基板的一顶面形成在30度至50度的范围内的一角度。

根据本公开其中的一个实施例，该外延源/漏极部件的一最窄宽度位于该隔离部件的一顶面之下。

根据本公开其中的一个实施例，该外延源/漏极部件的该最窄宽度位于该隔离部件的该顶面和该高台的一顶面之间。

根据本公开其中的一个实施例，该高台的一最窄宽度与该高台的一顶面的一宽度的比值在0.5至0.9的范围内。

根据本公开其中的一个实施例，该栅极结构的一部分在该隔离部件的一顶面下方延伸。

根据本公开其中的一个实施例，该栅极结构的该部分位于该高台的一顶面的正下方。

根据本公开其中的一个实施例，该栅极结构直接与该高台的一顶面接合。

附图说明