[实用新型]半导体装置

说明书

一种半导体装置，包括通道构件的垂直堆叠物，置于基底的上方；栅极结构，包覆通道构件的垂直堆叠物的每个通道构件的周围；以及源极/漏极部件，置于基底的上方并耦接于通道构件的垂直堆叠物。源极/漏极部件是通过第一空气间隙与第一栅极介电层而与栅极结构的侧壁隔开，而第一空气间隙延伸至源极/漏极部件中。

技术领域

本实用新型实施例涉及半导体装置，尤其涉及降低寄生电容的半导体装置。

背景技术

半导体产业已历经了快速成长。在半导体材料与设计的技术进步下，已产出数个世代的半导体装置，每个世代均比其前一个世代具有较小且更复杂的电路。在集成电路革命的过程中，通常是随着功能密度(举例而言：每单位芯片面积的互连的装置数量)的增加而缩减几何尺寸(举例而言：使用一工艺所能形成的最小构件(或是线))。这样的尺寸缩减的过程通常会通过增加制造效率与降低关联的成本而获得效益。但是，这些发展亦已经增加所加工及制造的半导体装置的复杂度。

举例而言，随着集成电路(IC)技术朝向更小的技术节点发展，已经导入多栅极装置，通过增加栅极-通道耦合、降低关闭状态(off-state)的电流以及降低短通道效应(short-channel effect；SCE)来改善栅极控制。通常将多栅极装置视作具有栅极结构或其部分设置于通道区的多侧上的装置。鳍式场效晶体管(fin-like field effecttransistor；FinFET)和多桥通道(multi-bridge-channel；MBC)晶体管为多栅极装置的范例，它们已成为在高效能与低漏电的应用中常见且有潜力的候选。鳍式场效晶体管具有由栅极包覆多侧的抬升通道(例如栅极包覆从基底延伸的半导体材料的“鳍状物”的顶部和侧壁)。多桥通道晶体管的栅极能部分或完全地围绕通道区延伸，以从两侧或更多侧提供对于通道区的存取。由于多桥通道晶体管的栅极结构环绕通道区，也可将其称为环绕式栅极晶体管(surrounding gate transistor；SGT)或全绕式栅极(gate-all-around；GAA)晶体管。多桥通道晶体管的通道区可以由纳米线(nanowires)、纳米片(nanosheets)或其他纳米结构形成，且为了上述缘故，亦可以将多桥通道晶体管称为纳米片晶体管或纳米线晶体管。

内间隔物部件已经运用于多桥通道晶体管，来将一栅极结构与一外延源极/漏极部件隔离。内间隔物部件的设计需要达成在具有充分蚀刻抗性与保持低介电常数之间的困难的平衡。更具体而言，为了保护上述源极/漏极部件不受用于释出多桥通道晶体管的通道构件的一蚀刻工艺的损害，上述内间隔物部件可以以一具有蚀刻抗性的介电材料形成，而上述具有蚀刻抗性的介电材料倾向于具有高介电常数。然而，高介电常数可能会导致在上述栅极结构与上述源极/漏极部件之间的高寄生电容。因此，尽管现有的内间隔物部件一般可以适用于其设定的目的，但其无法在所有方面都令人满意。

实用新型内容

本实用新型的目的在于提出一种半导体装置，以解决上述至少一个问题。

一实施例是关于一种半导体装置。上述半导体装置包括：多个通道构件的一垂直堆叠物，置于一基底的上方；一栅极结构，包覆于上述通道构件的上述垂直堆叠物的每个通道构件的周围；以及一源极/漏极(source/drain；S/D)部件，置于上述基底的上方并耦接于上述通道构件的上述垂直堆叠物。上述源极/漏极部件是通过一第一空气间隙与一第一栅极介电层而与上述栅极结构的一侧壁隔开，而上述第一空气间隙延伸至上述源极/漏极部件中。

根据本实用新型其中的一个实施方式，多个所述通道构件的该垂直堆叠物包括一第一通道构件与一第二通道构件，该第一通道构件置于该第二通道构件的正上方且通过该第一栅极介电层与该第一空气间隙的一部分而与该第二通道构件隔开。

根据本实用新型其中的一个实施方式，该第二通道构件通过一第二介电层与一第二空气间隙而与该基底隔开，其中该第一空气间隙的体积大于该第二空气间隙的体积。