[实用新型]多比特异步接口电路

权利要求书

1.一种多比特异步接口电路，其特征在于，所述电路包括写入端的写寄存组和数据分配器，读出端的读寄存组和数据选择器，以及位于写入端和读出端之间的数据寄存矩阵和同步电路；

所述写寄存组连接所述数据分配器的输入端，所述数据分配器的输出端连接所述数据寄存矩阵的写入端口，用于将所述写寄存组中指定寄存器的数据写入到所述数据寄存矩阵中的目标位置；

所述读寄存组连接所述数据选择器的输出端，所述数据选择器的输入端连接所述数据寄存矩阵的读出端口，用于从所述数据寄存矩阵中的目标位置读出数据到所述读寄存组中指定的寄存器；

所述同步电路分别连接写入端和读出端时钟，用于异步时钟同步。

2.根据权利要求1所述的电路，其特征在于，所述写寄存组和所述读寄存组分别是N位单比特寄存器组成的寄存器单元行，且单元行分别连接到所述数据分配器的输入端和所述选择器的输出端。

3.根据权利要求2所述的电路，其特征在于，所述数据寄存矩阵是M组N位单比特寄存器组成的二维寄存器阵列，M行对应所述数据分配器的M个输入通道，用于根据写地址接收所述数据分配器写入的数据，并存储至目标位置；其中，所述写地址根据所述数据寄存矩阵的存储空间和各个寄存器的存储状态确定。

4.根据权利要求3所述的电路，其特征在于，所述写入端还设置有写入控制电路，读出端还设置有读出控制电路；所述写入控制电路连接所述数据分配器和所述同步电路，用于确定所述写地址并发送至所述同步电路和所述数据分配器；所述读出控制电路连接所述数据选择器和所述同步电路，用于确定读地址并发送至所述同步电路和所述数据选择器。

5.根据权利要求4所述的电路，其特征在于，写入端和所述数据寄存矩阵工作在写时钟状态，读出端工作在读时钟状态。

6.根据权利要求5所述的电路，其特征在于，所述同步电路中包含S个同步器，对应的级数为S级，读出时钟端时钟周期为T_read；电路的最大延迟约束max_delay＝(T_read)*(S-1)。