[实用新型]半导体存储器件

说明书

本实用新型公开了一种半导体存储器件，包括衬底，电阻结构，位线结构，与位线触点。衬底包括有源区与多个绝缘区。电阻结构设置在绝缘区上，并包括第一半导体层，第一盖层，与第一间隙壁。位线结构设置在衬底上、横跨有源区与绝缘区，并包括第二半导体层，第一导电层，第二盖层，与第二间隙壁。位线触点设置在衬底内并部分伸入第二半导体层，其中，位线触点与第一半导体层包括彼此相同的半导体材质。由此，可在简化制作工艺的前提下形成兼具结构可靠度与稳定表面电阻值的电阻器。

技术领域

本实用新型是关于一种半导体器件，特别是一种半导体存储器件。

背景技术

以目前的半导体技术水准，业界已能将控制电路、存取器、低压操作电路与高压操作电路等组件同时整合制作在单一芯片上，藉此降低成本，同时提高操作效能。另外，随着半导体器件的尺寸越来越小，晶体管、存取器、及电阻器等组件的制作步骤也有许多的改进，以制造出体积小而高品质的各种半导体组件。然而，随着器件尺寸的不断减小，在同一器件上同时设置多种半导体组件变得更加困难，并且其制作工艺也面临许多限制与挑战。因此，现有技术还待进一步改良以有效提高制作工艺的效率，并且进一步提升器件的效能及可靠度。

实用新型内容

本实用新型之一目的在于提供一种半导体存储器件，其是在同一器件上同时设置存储器及电阻器，进而可在简化制作工艺的前提下形成兼具结构可靠度以及稳定表面电阻值的电阻器。

为达上述目的，本实用新型之一实施例提供一种半导体存储器件，其包括衬底、电阻结构、位线结构以及位线触点。衬底包括有源区以及多个绝缘区。电阻结构设置在所述绝缘区上，包括第一半导体层、设置在所述第一半导体层上的第一盖层，以及设置在所述第一半导体层与所述第一盖层的侧壁的第一间隙壁。位线结构设置在所述衬底上并横跨所述有源区以及所述绝缘区，包括第二半导体层、设置在所述第二半导体层上的第一导电层、设置在所述第一导电层上的第二盖层、以及直接物理接触所述第二半导体层、所述第一导电层、所述第二盖层与所述第二间隙壁的侧壁的第二间隙壁。位线触点设置在所述衬底内并部分伸入所述第二半导体层，其中，所述位线触点与所述第一半导体层包括彼此相同的半导体材质。

为达上述目的，本实用新型之一实施例提供一种半导体存储器件的制作方法，包括以下步骤。提供衬底，所述衬底包括有源区以及多个绝缘区。在所述绝缘区上形成电阻结构，所述电阻结构包括第一半导体层、设置在所述第一半导体层上的第一盖层，以及设置在所述第一半导体层与所述第一盖层的侧壁的第一间隙壁。在所述衬底上形成位线结构并横跨所述有源区以及所述绝缘区，所述位线结构包括第二半导体层、设置在所述第二半导体层上的第一导电层、设置在所述第一导电层上的第二盖层、以及直接物理接触所述第二半导体层、所述第一导电层、所述第二盖层与所述第二间隙壁的侧壁的第二间隙壁。在所述衬底内形成位线触点，并部分伸入所述第二半导体层，其中，所述位线触点与所述第一半导体层包括彼此相同的半导体材质。

附图说明

所附图示提供对于本实用新型实施例的更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。

图1至图10为本实用新型第一实施例中半导体存储器件的形成方法的步骤示意图，其中：

图1为一半导体存储器件在形成触点开口后的剖面示意图；

图2为一半导体存储器件在进行图案化制作工艺后的剖面示意图；

图3为一半导体存储器件在形成导体材料层后的剖面示意图；

图4为一半导体存储器件在形成第一掩模层后的剖面示意图；

图5为一半导体存储器件在形成位线触点后的剖面示意图；

图6为一半导体存储器件在形成覆盖材料层后的剖面示意图；