[实用新型]一种芯片涂胶结构

说明书

本实用新型公开了一种芯片涂胶结构，属于半导体器件封装领域，包括：涂胶块(1)，其内部成型有用于存放粘结材料的第一通道(2)，以及具有连接在所述第一通道(2)底部的涂胶孔片(3)和用于连接基底的底部空腔(4)，其中，所述底部空腔(4)位于所述涂胶孔片(3)正下方，所述涂胶孔片(3)包括多个涂胶孔(31)；以及用于驱动粘结材料从涂胶孔片(3)中流出的涂胶动力部(5)，所述涂胶动力部(5)与所述第一通道(2)连通。本实用新型的涂胶装置不使用针头设计，不与基底接触，不易变形、不易堵塞以及不易漏点胶，同时可一次性涂胶完成，提升涂胶效率。

技术领域

本实用新型涉及半导体器件封装领域，尤其涉及一种芯片涂胶结构。

背景技术

在半导体器件封装领域，以Lead frame(引线框架，后称“L/F”)封装形式的产品在装片工段需要对裸芯片与L/F做粘结(后称“装片”)处理，粘结材料一般分为树脂或者锡膏类膏状物质。由于一些L/F的引脚和承载芯片的基底为阶梯、一体式结构，所以在涂加粘结芯片和基底的粘结剂时就不能采用钢网印刷树脂或锡膏的方式来实现，行业普遍使用点胶工艺和画胶工艺来实现粘结剂的涂加。

进行芯片的贴装时，树脂的填充需要饱满且树脂量控制需要精准。树脂量大了容易溢出到芯片表面；树脂量小了，则芯片与基底的连接不能完全填充；树脂量分布不均匀容易使固化后的芯片倾斜或者局部没有树脂的填充(一般树脂的流动性较锡膏流动性差，所以在点胶或者画胶时尽量位置精准)，这样影响本身的电性和下道工序(如键合等)的作业质量，造成品质事故。

在使用点胶工艺时需要定制专用多孔点胶头，且对点胶头的各点胶孔与点胶面水平一致性要求特别高，稍微的倾斜都会影响点胶的量不均匀甚至点胶缺失，并且传统的点胶和画胶功能都是点胶头的针孔接触或临界接触L/F基底，点胶头的不水平对点胶头的磨损破坏极为严重，致使生产过程中容易造成点胶孔的变形导致堵塞，进而造成产品质量缺陷。同时点胶的高精度要求也使点胶头的寿命缩短，增加更换新点胶头的成本。

此外，画胶工艺又需要使用支持画胶功能的设备，且画胶的工艺的UPH(单位小时产能)值非常低，影响量产效率。所以在实施大批量的生产过程中，开发一种能实现所有设备都支持的点胶设备非常重要。

实用新型内容

本实用新型的目的在于克服现有技术中传统点胶及画胶存在的问题，提供了一种芯片涂胶结构。

本实用新型的目的是通过以下技术方案来实现的：

在一个方案中，提供一种芯片涂胶结构，包括：

涂胶块，其内部成型有用于存放粘结材料的第一通道，以及具有连接在所述第一通道底部的涂胶孔片和用于连接基底的底部空腔，其中，所述底部空腔位于所述涂胶孔片正下方，所述涂胶孔片包括多个涂胶孔；

以及用于驱动粘结材料从涂胶孔片中流出的涂胶动力部，所述涂胶动力部与所述第一通道连通。

作为一优选项，一种芯片涂胶结构，所述涂胶块的侧面设有用于插入所述涂胶孔片的插口。

作为一优选项，一种芯片涂胶结构，涂胶动力部包括设置在涂胶块顶部的第二通道，所述第二通道连通所述第一通道，所述第二通道为压缩空气通道。

作为一优选项，一种芯片涂胶结构，所述涂胶块为长方型，所述涂胶孔片为长方型。

作为一优选项，一种芯片涂胶结构，所述涂胶孔为圆柱孔或方形孔。

作为一优选项，一种芯片涂胶结构，所述底部空腔的长度小于所述涂胶块的长度。

作为一优选项，一种芯片涂胶结构，所述底部空腔的高度为芯片厚度的一半或等于芯片厚度。