[实用新型]清除主控芯片CMOS的复位电路及装置

权利要求书

1.一种清除主控芯片CMOS的复位电路，其特征在于，所述清除主控芯片CMOS的复位电路包括主控芯片电路、控制芯片电路、供电开关电路和供电电源模块；

所述供电电源模块分别与所述供电开关电路和所述控制芯片电路连接；

所述供电开关电路分别与所述控制芯片电路和所述主控芯片电路连接；所述控制芯片电路与所述主控芯片电路连接，其中，所述控制芯片电路用于控制所述供电开关电路进行供电和控制所述主控芯片电路进行复位。

2.如权利要求1所述清除主控芯片CMOS的复位电路，其特征在于，所述控制芯片电路包括控制芯片、第一电阻、第二电阻、第三电阻和误触发电路，所述控制芯片包括第一控制端口、第二控制端口、第一接收数据端口、第一发送数据端口和第一电源端口，所述第一电源端口与所述供电电源模块连接，所述第一接收数据端口与所述第一电阻的第一端连接，所述第一电阻的第二端与所述主控芯片电路连接，所述第一发送数据端口与所述第二电阻的第一端连接，所述第二电阻的第二端与所述主控芯片电路连接，所述第一控制端口与所述误触发电路连接，所述误触发电路与所述主控芯片电路连接，所述第二控制端口与所述第三电阻的第一端连接，所述第三电阻的第二端与所述供电开关电路连接。

3.如权利要求2所述清除主控芯片CMOS的复位电路，其特征在于，所述控制芯片为MCU芯片或FPGA芯片。

4.如权利要求2所述清除主控芯片CMOS的复位电路，其特征在于，所述误触发电路包括第一MOS管、第四电阻和第五电阻，所述第一MOS管的源极与所述第五电阻的第一端和所述第一控制端口连接，所述第一MOS管的漏极与所述主控芯片电路连接，所述第一MOS管的栅极与所述第四电阻的第一端连接，所述第五电阻的第二端和所述第四电阻的第二端与所述供电电源模块连接。

5.如权利要求4所述清除主控芯片CMOS的复位电路，其特征在于，所述第一MOS管为NMOS管。

6.如权利要求5所述清除主控芯片CMOS的复位电路，其特征在于，所述主控芯片电路包括主控芯片、二极管、第六电阻和第七电阻，所述主控芯片包括复位端口、第二接收数据端口、第二发送数据端口和第二电源端口，所述第二电源端口与所述供电开关电路连接，所述复位端口与所述二极管的阳极连接，所述二极管的阴极与所述第一MOS管的漏极连接，所述第二接收数据端口与所述第六电阻的第一端连接，所述第六电阻的第二端与所述第二电阻的第二端连接，所述第二发送数据端口与所述第七电阻的第一端连接，所述第七电阻的第二端与所述第一电阻的第二端连接。

7.如权利要求6所述清除主控芯片CMOS的复位电路，其特征在于，所述供电开关电路包括第二MOS管、第三MOS管、第四MOS管、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻，所述供电电源模块与所述第八电阻的第一端、所述第九电阻的第一端和所述第四MOS管的源极连接，所述第四MOS管的漏极与所述第二电源端口连接，所述第四MOS管的栅极分别与所述第九电阻的第二端和所述第三MOS管的源极连接，所述第三MOS管的栅极与所述第十二电阻的第一端连接之后分别与所述第八电阻的第二端和所述第二MOS管的源极连接，所述第三MOS管的漏极与所述第十二电阻的第二端、所述第二MOS管的漏极和所述第十一电阻的第二端连接之后与系统电源地连接，所述第二MOS管的栅极与所述第十一电阻的第一端和所述第十电阻的第二端连接，所述第十电阻的第一端与所述第三电阻的第二端连接。

8.如权利要求7所述清除主控芯片CMOS的复位电路，其特征在于，所述第二MOS管和所述第三MOS管为NMOS管，所述第四MOS管为PMOS管。

9.如权利要求7所述清除主控芯片CMOS的复位电路，其特征在于，所述供电电源模块包括第一电源单元和第二电源单元，所述第一电源单元与所述第八电阻的第一端连接，所述第二电源单元与所述第四电阻的第二端连接。

10.一种清除主控芯片CMOS的复位装置，其特征在于，所述清除主控芯片CMOS的复位装置包括权利要求1至9任一项所述的清除主控芯片CMOS的复位电路。