[实用新型]系统级芯片和电子设备

说明书

本实用新型提供一种系统级芯片和电子设备，片内的LDO电路的输出端口并不直接给片内的数字电路供电，而是先通过第一键合线与封装管脚相连，经过封装管脚外挂的大的片外电容滤波之后，再通过该封装管脚上的第二键合线与片内的数字电路的电源端口相连，由此解决了现有技术中由于键合线等效的寄生大电感与片内的数字电路的等效电容共同作用对LDO电路稳定性造成影响的问题。

技术领域

本实用新型涉及集成电路技术领域，特别涉及一种系统级芯片和电子设备。

背景技术

由于低压差线性稳压器(Low-dropout regulator，LDO)具有电路简单、噪声小、压差小、功耗低等特点，因此在系统级芯片，例如SoC芯片(System on Chip，片上系统芯片)中，需要单独的LDO电路作为数字电路(又可称为数字区域)的电源使用，即给SoC芯片的数字电路供电。

目前，在SoC芯片设计中，LDO电路的一种常见结构是外挂大的片外电容(该片外电容是指位于SoC芯片的封装外部的电容)，具体地，该LDO电路的输出端口在片内连接数字电路的电源端口后，进一步通过键合线(bonding线)引到SoC芯片的封装管脚上，该SoC芯片的封装管脚进一步外挂大的片外电容，由此来保证LDO电路的稳定性，且这些片外电容的电容值在μF量级，因此没法在SoC芯片内进行片内集成。

但是在某些SoC芯片封装下，上述键合线的寄生参数很容易导致LDO电路的稳定性欠佳。

实用新型内容

本实用新型的目的在于提供一种系统级芯片和电子设备，能够使内部的低压差线性稳压器(LDO)电路的稳定性不容易受键合线的寄生参数的影响。

为实现上述目的，本实用新型提供一种系统级芯片，片内集成有低压差线性稳压器电路和数字电路，且所述系统级芯片还具有用于外接片外电容的封装管脚，所述低压差线性稳压器电路的输出端口通过第一键合线与所述封装管脚相连，所述数字电路的电源端口通过第二键合线与所述封装管脚相连。

可选地，所述片外电容具有μF量级的电容值。

可选地，所述数字电路的等效电容为0～20nF。

可选地，所述低压差线性稳压器电路的输出端口和所述数字电路的电源端口均为所述系统级芯片的片内的焊盘，所述封装管脚的至少部分暴露在所述系统级芯片的封装外部，所述片外电容位于所述系统级芯片的封装外部。

可选地，所述第一键合线和所述第二键合线均位于所述系统级芯片的片外；所述第一键合线的一端键合到所述低压差线性稳压器电路的输出端口的焊盘上，另一端键合到所述封装管脚上；所述第二键合线的一端键合到所述数字电路的电源端口的焊盘上，另一端键合到所述封装管脚上。

可选地，所述低压差线性稳压器电路包括误差放大器、输出功率管以及反馈电路，所述误差放大器的一输入端耦接所述反馈电路的输出端，所述误差放大器的输出端耦接所述的输出功率管的栅极，所述输出功率管的漏极和所述反馈电路的输入端均耦接所述低压差线性稳压器电路的输出端口。

可选地，所述反馈电路包括第一反馈电阻和第二反馈电阻，所述第一反馈电阻的一端耦接所述低压差线性稳压器电路的输出端口，所述第一反馈电阻的另一端耦接所述第二反馈电阻的一端，所述第二反馈电阻的另一端接地。

可选地，所述低压差线性稳压器电路的输出经由所述片外电容滤波后给所述数字电路供电。

基于同一实用新型构思，本实用新型还提供一种电子设备，其具有本实用新型所述的系统级芯片，以及，外接在所述系统级芯片的封装管脚上的片外电容。

与现有技术相比，本实用新型的技术方案至少具有以下有益效果之一：