[实用新型]一种显示装置及其像素电路

说明书

本实用新型公开了一种显示装置及其像素电路，像素电路包括：发光二极管，存储电容，以及驱动晶体管，所述驱动晶体管的控制端与所述存储电容的一端连接，驱动晶体管的第一导通端接收电源电压；所述发光二级管的阳极与驱动晶体管的第二导通端连接，所述发光二级管的阴极接收低电压，被配置为响应所述驱动晶体管的第二导通端的电流而发出相应亮度的光，所述存储电容用于保持在一帧发光周期内所述驱动晶体管的驱动电压，其中，至少两个所述像素电路中的存储电容区以层叠的方式构成共用电容区。使至少两个子像素的存储电容变成叠层结构，在不影响像素的开口率的情况下增加电容的电荷储存容量。

技术领域

本实用新型涉及显示技术领域，特别涉及一种显示装置及其像素电路。

背景技术

近年来，由于重量轻、体积小等优点，平板显示器尤其是液晶显示器(LCD)和有机发光显示器(OLED)在移动手机、数码相机、笔记本电脑以及平板电视等显示终端中被广泛地使用。

而在上述两种显示器中为了提高显示器的分辨率而使得像素尺寸缩小时，每一个像素内可以用于放置储存电容器的面积也必须相对地缩小，以保持像素的开口率，在微显示领域，追求高像素密度的同时，像素面积会急速骤减，储存电容面积也随之同步减小，像素电路需要储存电容来保存显示数据电压的信息，电容值越大，对显示质量优化及低帧率显示提高显示效果。因此，如何让在不影响像素的开口率的情况下增加电容的电荷储存容量，成为一个难点。

实用新型内容

鉴于上述问题，本实用新型的目的在于提供一种显示装置及其像素电路，从而在不影响像素的开口率的情况下增加电容的电荷储存容量。

根据本实用新型的一方面，提供一种像素电路，其特征在于，包括：发光二极管，存储电容，以及驱动晶体管，

所述驱动晶体管的控制端与所述存储电容的一端连接，驱动晶体管的第一导通端接收电源电压；

所述发光二级管的阳极与驱动晶体管的第二导通端连接，所述发光二级管的阴极接收低电压，被配置为响应所述驱动晶体管的第二导通端的电流而发出相应亮度的光，

所述存储电容用于保持在一帧发光周期内所述驱动晶体管的驱动电压，

其中，至少两个所述像素电路中的存储电容区以层叠的方式构成共用电容区。

可选的，多个所述共用电容区的间隔与原始的存储电容区的间隔对应。

可选的，所述共用电容区的长度与所述存储电容区对应。

可选的，所述至少两个像素电路中的存储电容区分别位于所述共用电容区的不同金属布线层中。

可选的，所述至少两个像素电路为相邻的至少两个像素电路。

可选的，所述驱动晶体管为P型薄膜晶体管或N型薄膜晶体管。

可选的，所述驱动晶体管为P型薄膜晶体管的情形下，所述第一导通端对应所述P型薄膜晶体管的源极，所述第二导通端对应所述P型薄膜晶体管的漏极。

可选的，所述共用电容区中的单个存储电容与原始存储电容的电容值相差(N-1)*X，其中，N为共用电容区中存储电容区的个数，X为与原始存储电容区的间隔和电容工艺相关的常数。

根据本发明的另一方面，提供了一种显示装置，包括上述任一项所述的像素电路。

可选的，所述显示装置为micro OLED显示装置或micro LED显示装置中的任意一种。本实用新型提供的显示装置及其像素电路，存储电容区与相邻子像素中的存储电容区形成共用电容区，构成每个子像素存储电容的电极板均设置在该共用电容区，使至少两个子像素的存储电容由内部的子电容叠层结构转变成外部存储电容间的叠层结构，大幅度减小了每个子像素电容区的面积，减小了驱动电路区占用像素面积的比例，有效提高了像素开口率，适用于高PPI显示，降低了功耗。