[发明专利]用于管芯级电沉积厚度分布控制的微惰性阳极阵列

说明书

金属可以使用靠近具有一个或多个管芯的半导体衬底的微惰性阳极阵列，在电镀室中被电镀在半导体衬底上。微惰性阳极阵列包括多个独立可控的微惰性阳极元件。施加到微惰性阳极元件的电流在阵列中提供电流分布，其至少部分基于半导体衬底中的管芯布局，或至少部分基于全局晶片内校正。电流分布可实现电镀厚度均匀，即使半导体衬底的管芯中的特征分布不均匀。在一些实施例中，阵列中的电流分布可以根据半导体衬底的旋转路径，在衬底旋转期间调节。

通过引用并入

PCT申请表作为本申请的一部分与本说明书同时提交。在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。

技术领域

本文涉及用于在半导体晶片上电镀金属的方法和设备。更具体地说，本文描述的方法和设备涉及在半导体晶片上电镀金属时控制用于管芯布局的电流分布。

背景技术

在半导体器件的制造中，如铜的导电材料通常通过电镀沉积到金属种子层上，以填充半导体晶片上的一个或多个凹陷特征。电镀是在镶嵌加工期间将金属沉积到晶片的通孔和沟槽中的方法，也用于晶片级封装(WLP)中的抗穿孔镀(through-resist plating)应用以形成金属柱和线。电镀的另一个应用是填充硅通孔(TSV)，这是3D集成电路和3D封装中使用的相对较大的垂直电气连接。

在一些电镀衬底中，种子层暴露在电镀(通常是镶嵌和TSV加工)前衬底的整个表面，金属的电镀发生在整个衬底。在其他电镀衬底中，一部分种子层被非导电掩模材料、如光刻胶覆盖，而另一部分种子层暴露。在这样的具有部分掩模种子层的衬底中，电镀仅发生在种子层的暴露部分，而种子层的覆盖部分层被保护不被电镀。在具有涂有图案掩模材料(例如光刻胶)的种子层的衬底上进行电镀被称为掩模电镀，通常用于WLP应用。

半导体器件的制造通常涉及一系列形成细线互连和其他金属特征的步骤。例如，在3D封装领域，WLP应用可能涉及在半导体衬底，在导电种子上形成光刻胶层，并曝光和显影光刻胶层以定义其中的图案，该图案通常在一定尺寸尺度和形状上重复，可以称为“管芯”。金属化操作后，半导体晶片通常被切片(“切割”)成功能相同的实体(称为“管芯”)在进行涉及其他半导体晶片和管芯的进一步封装操作之前。但是，要理解的是，半导体晶片上的管芯不需要是功能上相同的实体。

线、盘和柱通常被镀以形成衬底之间的粘合并在衬底内以及不同功能的管芯之间创建互连的电气连接。通常希望电镀产生可接受的管芯内(WID)、晶片内(WIW)和特征内(WIF)的镀不均匀。

这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。

发明内容

本文提供的一种在衬底上电镀金属特征的方法。该方法包括在电镀室中接收衬底，其中，所述衬底包括具有图案化特征分布的一个或多个管芯；在所述电镀室中使电解液与衬底接触；以及使用具有多个微惰性阳极元件的微惰性阳极阵列在所述衬底上电镀金属，其中，电流施加到两个或多个微惰性阳极元件，以在所述衬底的区域提供不均匀的电流分布。在一些实施例中，衬底是部分制造的半导体衬底。