[发明专利]一种基于ZYNQ的静止无功补偿装置

权利要求书

1.一种基于ZYNQ的静止无功补偿装置，其特征在于，包括：主控制器；以及与所述主控制器连接的电压源型逆变器、电抗器、功率模块和ZYNQ模块；所述ZYNQ模块内配置有微处理器、ZYNQ芯片和第一FPGA芯片；

所述电压源型逆变器包括：直流电容和逆变器；

所述功率模块内配置有驱动板和第一可关断半导体器件；所述驱动板连接所述主控制器；所述驱动板内部附带有第二FPGA芯片；所述第一可关断半导体器件内部设置有开关管S₁、开关管S₂、开关管S₃和开关管S₄；

所述驱动板用于发出PWM波；所述开关管S₁、开关管S₂、开关管S₃和开关管S₄用于接收所述PWM波；

所述第一FPGA芯片连接所述第二FPGA芯片；所述第一FPGA芯片用于对模拟量零漂处理；

所述第二FPGA芯片通过背板LVDS走线与光纤板连接；

所述光纤板通过收发光纤与单元驱动板连接。

2.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述逆变器内部设置有第二可关断半导体器件。

3.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述ZYNQ芯片和所述第二FPGA芯片集成在一块CPU硬件板卡上。

4.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述ZYNQ芯片和所述第二FPGA芯片之间连接有AXI总线。

5.如权利要求4所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述AXI总线包含：4个AXI_HP高性能接口、AXI_ACP总线和4个AXI_GP通用接口。

6.如权利要求5所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述AXI_ACP总线为一致性存储控制单元SCU上的一个64位从机接口。

7.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述微处理器由两个ARM构成；其中一个ARM用于对上位机下发的指令以及所述第二FPGA芯片上送的数据进行解析；另一个ARM用于生成产生PWM波的调制波。

8.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述第一FPGA芯片用于通过所述光纤板接收编码后的模拟量数据，并将所述模拟量数据进行解码。

9.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，还包括：M-GBE2千兆口，连接另一台SVG控制器，用于当所述主控制器出现问题时实现主备控制器的切换。

10.如权利要求1所述的一种基于ZYNQ的静止无功补偿装置，其特征在于，所述第二FPGA芯片设有4个千兆口和4路FT3接口。