[发明专利]分栅闪存器件的制造方法在审
申请号: | 202310012368.9 | 申请日: | 2023-01-05 |
公开(公告)号: | CN116261330A | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 张高明;陆亮;于涛 | 申请(专利权)人: | 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司 |
主分类号: | H10B41/30 | 分类号: | H10B41/30;H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 崔莹 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 器件 制造 方法 | ||
1.一种分栅闪存器件的制造方法,其特征在于,包括:
提供一衬底,所述衬底上依次形成有栅氧化层、浮栅层、氧化硅介质层、擦除栅层和第一氮化硅层;
刻蚀所述第一氮化硅层至所述擦除栅层表面以在所述擦除栅层上形成一开口;
形成第一侧墙,所述第一侧墙覆盖所述开口侧壁上的所述第一氮化硅层;
在所述开口位置,刻蚀所述擦除栅层、所述氧化硅介质层至所述浮栅层表面;
形成第二侧墙,所述第二侧墙覆盖部分所述第一侧墙、所述擦除栅层的侧表面和所述氧化硅介质层的侧表面;
在所述开口位置,刻蚀所述浮栅层至所述栅氧化层表面;
在所述开口位置对所述衬底进行离子注入工艺,以在所述衬底中形成源区;
形成第三侧墙,所述第三侧墙覆盖部分所述第二侧墙和所述浮栅层的侧表面;
刻蚀去除部分厚度的所述第一氮化硅层和部分所述第三侧墙;
形成源线,所述源线填充所述开口;
利用CMP工艺研磨去除超出剩余厚度的所述第一氮化硅层表面的所述第一侧墙、所述第二侧墙和所述源线。
2.根据权利要求1所述的分栅闪存器件的制造方法,其特征在于,形成第三侧墙,所述第三侧墙覆盖部分所述第二侧墙和所述浮栅层的侧表面的步骤包括:
形成氧化硅层,所述氧化硅层覆盖所述开口底壁的所述源区、所述开口侧壁的所述第二侧墙和所述浮栅层的侧表面;
形成第二氮化硅层,所述第二氮化硅层覆盖所述氧化硅层;
去除所述开口底壁上的所述第二氮化硅层、所述开口侧壁顶端的所述第二氮化硅层;
去除所述开口底壁上的所述氧化硅层、所述开口侧壁顶端的所述氧化硅层;此时,剩余的所述氧化硅层覆盖所述浮栅层的侧表面和部分所述第二侧墙,剩余的所述第二氮化硅层覆盖剩余的所述氧化硅层;剩余的所述氧化硅层和剩余的所述第二氮化硅层构成所述第三侧墙。
3.根据权利要求2所述的分栅闪存器件的制造方法,其特征在于,刻蚀去除部分厚度的所述第一氮化硅层和部分所述第三侧墙的步骤包括:
采用湿法刻蚀工艺去除部分厚度的所述第一氮化硅层和剩余的所述第二氮化硅层。
4.根据权利要求2所述的分栅闪存器件的制造方法,其特征在于,剩余的所述氧化硅层的厚度为
5.根据权利要求1或3所述的分栅闪存器件的制造方法,其特征在于,刻蚀去除所述第一氮化硅层的部分厚度为
6.根据权利要求1所述的分栅闪存器件的制造方法,其特征在于,所述第二侧墙表面上的任意一点的切线与竖直方向上的直线的夹角介于0°至5°之间。
7.根据权利要求1所述的分栅闪存器件的制造方法,其特征在于,所述第一侧墙表面上的任意一点的切线与竖直方向上的直线的夹角介于0°至5°之间。
8.根据权利要求1所述的分栅闪存器件的制造方法,其特征在于,所述第一氮化硅层的厚度为
9.根据权利要求1所述的分栅闪存器件的制造方法,其特征在于,所述第一侧墙的材质为氧化硅;所述第二侧墙的材质为氧化硅。
10.根据权利要求1所述的分栅闪存器件的制造方法,其特征在于,在利用CMP工艺研磨去除超出剩余厚度的所述第一氮化硅层表面的所述第一侧墙、所述第二侧墙和所述源线之后,所述分栅闪存器件的制造方法还包括:
形成层间介质层,所述层间介质层覆盖所述源线和剩余厚度的所述第一氮化硅层;
在所述层间介质层中形成接触孔;
在所述接触孔中形成金属层以得到金属插塞,所述金属插塞与所述源线电性连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司,未经华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310012368.9/1.html,转载请声明来源钻瓜专利网。