[发明专利]分栅闪存器件的制造方法在审
申请号: | 202310012368.9 | 申请日: | 2023-01-05 |
公开(公告)号: | CN116261330A | 公开(公告)日: | 2023-06-13 |
发明(设计)人: | 张高明;陆亮;于涛 | 申请(专利权)人: | 华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司 |
主分类号: | H10B41/30 | 分类号: | H10B41/30;H01L21/28 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 崔莹 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 器件 制造 方法 | ||
本发明提供一种分栅闪存器件的制造方法,包括:在衬底上形成栅氧化层、浮栅层、氧化硅介质层、擦除栅层和第一氮化硅层;在第一氮化硅层中刻蚀一开口;形成第一侧墙;刻蚀开口底部的擦除栅层;形成第二侧墙;刻蚀开口底部的浮栅层;形成源区;形成第三侧墙;去除部分厚度的第一氮化硅层和部分第三侧墙;形成源线;去除多余的第一侧墙、第二侧墙和源线。本申请通过先形成较厚的第一氮化硅层,然后形成第一侧墙、第二侧墙,接着形成第三侧墙,再去除部分厚度的第一氮化硅层,这样可以在不影响后续的逻辑集成工艺的情况下,降低了形成第三侧墙的难度,改善第三侧墙的形貌、厚度均匀性,提高了器件抗击穿能力,避免了数据发生串扰的问题。
技术领域
本申请涉及闪存器件制造技术领域,具体涉及一种分栅闪存器件的制造方法。
背景技术
分栅闪存器件中,浮栅侧面的侧墙(FGSP3)是用作浮栅和源线之间的隔离层,其形成的形貌以及厚度直接影响到浮栅/源线的隔离程度,若浮栅侧面的侧墙形貌不好,厚度均匀性不够,就容易引起器件击穿、保存在浮栅中的数据发生串扰等问题。浮栅侧面的侧墙形成之前,分栅闪存器件的制造工艺上还需要先形成两个侧墙(FGSP1、FGSP2),这两个侧墙分别位于擦除栅上的氮化硅层侧面以及位于擦除栅侧面。
在目前传统的分栅闪存器件的制造工艺中,由于在形成源线之后还需要进行一些逻辑集成工艺(例如层间介质层ILD的填充工艺、接触孔CT的形成工艺),所以闪存器件的基本存储单元(cell)的高度需要受到限制,这就导致形成的侧墙FGSP1和侧墙FGSP2的坡度偏缓(不够陡峭),从而导致很难通过高度差干法刻蚀形成浮栅侧面的侧墙FGSP3,所以目前形成的浮栅侧面的侧墙FGSP3存在形貌不完整、厚度不均匀,甚至从浮栅侧面剥落的情况,从而造成器件击穿、保存在浮栅中的数据发生串扰等问题。
发明内容
本申请提供了一种分栅闪存器件的制造方法,可以解决浮栅侧面的侧墙FGSP3存在形貌不完整、厚度不均匀,甚至从浮栅侧面剥落的情况,从而造成器件击穿、保存在浮栅中的数据发生串扰等的问题。
一方面,本申请实施例提供了一种分栅闪存器件的制造方法,包括:
提供一衬底,所述衬底上依次形成有栅氧化层、浮栅层、氧化硅介质层、擦除栅层和第一氮化硅层;
刻蚀所述第一氮化硅层至所述擦除栅层表面以在所述擦除栅层上形成一开口;
形成第一侧墙,所述第一侧墙覆盖所述开口侧壁上的所述第一氮化硅层;
在所述开口位置,刻蚀所述擦除栅层、所述氧化硅介质层至所述浮栅层表面;
形成第二侧墙,所述第二侧墙覆盖部分所述第一侧墙、所述擦除栅层的侧表面和所述氧化硅介质层的侧表面;
在所述开口位置,刻蚀所述浮栅层至所述栅氧化层表面;
在所述开口位置对所述衬底进行离子注入工艺,以在所述衬底中形成源区;
形成第三侧墙,所述第三侧墙覆盖部分所述第二侧墙和所述浮栅层的侧表面;
刻蚀去除部分厚度的所述第一氮化硅层和部分所述第三侧墙;
形成源线,所述源线填充所述开口;
利用CMP工艺研磨去除超出剩余厚度的所述第一氮化硅层表面的所述第一侧墙、所述第二侧墙和所述源线。
可选的,在所述分栅闪存器件的制造方法中,形成第三侧墙,所述第三侧墙覆盖部分所述第二侧墙和所述浮栅层的侧表面的步骤包括:
形成氧化硅层,所述氧化硅层覆盖所述开口底壁的所述源区、所述开口侧壁的所述第二侧墙和所述浮栅层的侧表面;
形成第二氮化硅层,所述第二氮化硅层覆盖所述氧化硅层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司,未经华虹半导体(无锡)有限公司;上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310012368.9/2.html,转载请声明来源钻瓜专利网。