[发明专利]芯片载体在审
申请号: | 202310031736.4 | 申请日: | 2023-01-10 |
公开(公告)号: | CN116435190A | 公开(公告)日: | 2023-07-14 |
发明(设计)人: | F·拉波特;L·富尔诺;E·索吉尔 | 申请(专利权)人: | 意法半导体(格勒诺布尔2)公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;崔慧玲 |
地址: | 法国格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 载体 | ||
1.一种制造集成电路芯片载体的方法,包括:
通过以下操作来形成围绕腔体的壁,其中所述壁包括一个或多个第一层级:
在每个第一层级处,在块体周围形成第一树脂层,其中所述块体由与所述第一树脂不同的材料制成;以及
去除每个块体以打开所述腔体。
2.根据权利要求1所述的方法,包括:
形成所述集成电路芯片载体的基底,所述基底上搁置有所述壁;
其中形成所述基底包括通过以下操作形成一个或多个第二层级:
在每个第二层级处,形成在所述腔体的位置的前面延伸的所述第一树脂层。
3.根据权利要求2所述的方法,其中所述基底的形成还包括在所述腔体的前面形成穿过所述基底的金属通孔。
4.根据权利要求2所述的方法,其中形成每个第一层级包括生长金属轨和金属通孔。
5.根据权利要求4所述的方法,其中所述块体由与所述金属轨和金属通孔相同的材料制成。
6.根据权利要求2所述的方法,其中所述一个或多个第一层级被形成在板体上。
7.根据权利要求6所述的方法,其中所述一个或多个第二层级在所述一个或多个第一层级之前被形成在所述板体上。
8.根据权利要求6所述的方法,其中所述板体形成所述载体的所述基底。
9.根据权利要求6所述的方法,其中所述一个或多个第一层级在所述一个或多个第二层级之前被形成在所述板体上。
10.根据权利要求9所述的方法,其中所述块体由所述板体的一部分形成。
11.根据权利要求1所述的方法,其中所述壁包括多个第一层级,并且针对每个第一层级的所述块体具有相同的水平尺寸。
12.根据权利要求1所述的方法,其中所述块体的至少一个侧壁相对于所述腔体的后部的平面而倾斜。
13.根据权利要求1所述的方法,其中针对最靠近所述腔体的后部的所述第一层级中的一个第一层级的所述块体具有至少一个水平尺寸,所述水平尺寸小于针对离所述腔体的后部更远的所述第一层中的另一个第一层的所述块体,以在所述腔体内定义阶梯。
14.根据权利要求1所述的方法,还包括用与所述第一树脂不同的第二树脂来填充所述腔体。
15.一种通过根据权利要求1所述的方法获得的设备,其中所述腔体具有大于30μm的高度。
16.一种制造集成电路芯片载体的方法,包括:
在板体的表面处提供第一块体;
在与所述第一块体隔开的所述板体的所述表面上形成第一金属轨和第一金属通孔;
在所述第一块体和第一金属轨和第一金属通孔周围形成第一树脂层;
将第二块体安装到所述第一块体的表面;
在与所述第二块体隔开的所述第一树脂层的表面上形成第二金属轨和第二金属通孔;
在所述第二块体和第二金属轨和第二金属通孔周围形成第二树脂层;
形成覆盖所述第二树脂层与所述第二块体的基底层;以及
去除所述板体、所述第一块体和所述第二块体以打开腔体,所述腔体具有由所述第一树脂层和所述第二树脂层界定的侧壁和由所述基底层的表面定义的底部。
17.根据权利要求16所述的方法,其中所述第一块体和第二块体的侧壁相对于所述板体的表面而倾斜。
18.根据权利要求16所述的方法,其中所述第一块体和所述第二块体具有相同的尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(格勒诺布尔2)公司,未经意法半导体(格勒诺布尔2)公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310031736.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造