[发明专利]一种维持画素电极电势准位的阵列基板及其制作方法

权利要求书

1.一种维持画素电极电势准位的阵列基板，其特征在于，包括：

玻璃衬底；

第一金属层，镀在所述玻璃衬底的上表面，形成了间隔分布的栅极、第一CK信号走线与第三CK信号走线，所述第一CK信号走线的电位高低与所述第三CK信号走线的电位高低相反；

栅绝缘层，镀在所述玻璃衬底与所述第一金属层的上表面，所述栅绝缘层开设有第一挖孔、第二挖孔与第三挖孔，所述栅极露出于所述第一挖孔，所述第一CK信号走线露出于所述第二挖孔，所述第三CK信号走线露出于所述第三挖孔；

画素电极，镀在所述栅绝缘层的上表面，还位于所述栅极的侧方；

第一电极块，镀在所述第一挖孔，还与所述栅极连接；

第二电极块，镀在所述第二挖孔，还与所述第一CK信号走线连接；

第三电极块，镀在所述第三挖孔，还与所述第三CK信号走线连接；

所述第一电极块、第二电极块、第三电极块与所述画素电极的材料相同；

有源层，镀在栅极绝缘层的上表面，还位于所述栅极的正上方；

第二金属层，镀在所述栅绝缘层的上表面，形成了间隔分布的源极、漏极与第一信号连接线，所述源极与所述有源层的左端连接，所述漏极与所述有源层的右端连接，所述漏极还与所述画素电极连接，所述第一信号连接线的右端与所述第一电极块连接，所述第一信号连接线的左端与所述第二电极块连接；

钝化层，镀在所述栅绝缘层、有源层、第二金属层、画素电极的上表面，所述钝化层开设有第四挖孔，所述第三电极块露出于所述第四挖孔；

导电层，镀在所述钝化层的上表面，还位于所述漏极的正上方，所述钝化层的上表面还镀有第二信号连接线，所述导电层与所述第二信号连接线的右端连接，所述第二信号连接线的左端穿过所述第四挖孔与所述第三电极块连接。

2.根据权利要求1所述的一种维持画素电极电势准位的阵列基板，其特征在于，还包括：

所述第二金属层还形成了间隔分布的TP走线；

所述钝化层还开设有第五挖孔，所述TP走线露出于所述第五挖孔；

公共电极，镀在所述钝化层的上表面，所述公共电极的引线还穿过所述第五挖孔与所述TP走线连接。

3.根据权利要求2所述的一种维持画素电极电势准位的阵列基板，其特征在于，所述第一金属层与所述第二金属层都是Ti/AL/Ti三层结构或者MO/AL/MO三层结构。

4.根据权利要求2所述的一种维持画素电极电势准位的阵列基板，其特征在于，所述栅绝缘层是SiOx单层结构或者SiNx/SiOx双层结构，所述钝化层是SiO₂材质，所述外绝缘层是SiOx或者SiNO或者SiNx材质。

5.根据权利要求2所述的一种维持画素电极电势准位的阵列基板，其特征在于，所述有源层是IGZO材质，所述导电层、画素电极、第一电极块、第二电极块、第三电极块与公共电极都是ITO材质。

6.根据权利要求1所述的一种维持画素电极电势准位的阵列基板，其特征在于，所述第一金属层还形成了间隔分布的第二CK信号走线与第四CK信号走线，所述第二CK信号走线的电位高低与所述第四CK信号走线的电位高低相反；

所述第一CK信号走线是与第一行的阵列基板的栅极连接，所述第二CK信号走线是与第二行的阵列基板的栅极连接，所述第三CK信号走线是与第一行的阵列基板的导电层连接，所述第四CK信号走线是与第二行的阵列基板的导电层连接。

7.根据权利要求6所述的一种维持画素电极电势准位的阵列基板，其特征在于，所述第一CK信号走线的信号时序相位比所述第二CK信号走线的信号时序相位提早四分之一周期，所述第三CK信号走线的信号时序相位比所述第四CK信号走线的信号时序相位提早四分之一周期。