[发明专利]内存模块、数据读写方法、装置、服务器和电子设备

权利要求书

1.一种内存模块，其特征在于，包括寄存器时钟驱动器、多个内存通道，以及各个内存通道对应的数据选择器和缓存器；所述内存通道包括多个内存列；

所述数据选择器的第一数据端与所述数据选择器对应的内存通道中的各个内存列连接，所述数据选择器的第二数据端与所述缓存器的第一数据端连接，所述数据选择器的控制输入端与所述寄存器时钟驱动器的第一控制输出端连接；

所述缓存器的第二数据端与处理器的数据读写端连接，所述缓存器的控制输入端与所述寄存器时钟驱动器的第二控制输出端连接；

所述寄存器时钟驱动器的控制输入端与所述处理器的控制输出端连接。

2.根据权利要求1所述的内存模块，其特征在于，所述内存模块包括2个内存通道；各个内存通道包括4个内存列。

3.根据权利要求2所述的内存模块，其特征在于，所述内存列包括多个内存芯片；所述内存芯片为双倍速率同步动态随机存储芯片。

4.根据权利要求3所述的内存模块，其特征在于，所述缓存器的最高读写速率是基于所述内存芯片的读写速率与所述内存通道的内存列数量确定的。

5.一种数据读写方法，其特征在于，应用于如权利要求1至4任一项所述的内存模块，包括：

接收处理器发送的第一片选信号；

基于所述第一片选信号，从多个内存通道中确定数据写入通道，以及所述数据写入通道对应的内存列；

接收所述处理器发送的数据写入指令；

基于所述数据写入指令，控制数据选择器连接所述数据写入通道对应的内存列与缓存器；

控制所述缓存器将所述处理器发送的待写入数据存储至所述内存列中的内存芯片。

6.根据权利要求5所述的数据读写方法，其特征在于，所述将所述处理器发送的待写入数据存储至所述内存列中的内存芯片中之后，所述方法还包括：

接收所述处理器发送的第二片选信号；

基于所述第二片选信号，从多个内存通道中确定数据读取通道，以及所述数据读取通道对应的内存列；

接收所述处理器发送的数据读取指令；

基于所述数据读取指令，控制数据选择器连接所述数据读取通道对应的内存列与缓存器；

控制所述缓存器将所述内存列中内存芯片中的待读取数据发送至所述处理器。

7.一种服务器，其特征在于，包括控制板卡；所述控制板卡上配置有多个内存插槽；

所述内存插槽与权利要求1至4任一项所述的内存模块插拔式连接。

8.根据权利要求7所述的服务器，其特征在于，还包括：

处理器，设置于所述控制板卡上，与所述内存模块通信连接；

所述处理器的倍频系数是基于所述内存模块中内存通道的内存列数量确定的。

9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求5或6所述的数据读写方法。

10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求5或6所述的数据读写方法。