[发明专利]内存模块、数据读写方法、装置、服务器和电子设备

说明书

本申请提供一种内存模块、数据读写方法、装置、服务器和电子设备，其中内存模块包括：寄存器时钟驱动器、多个内存通道，以及各个内存通道对应的数据选择器和缓存器；内存通道包括多个内存列；数据选择器的第一数据端与数据选择器对应的内存通道中的各个内存列连接，数据选择器的第二数据端与缓存器的第一数据端连接，数据选择器的控制输入端与寄存器时钟驱动器的第一控制输出端连接；缓存器的第二数据端与处理器的数据读写端连接，缓存器的控制输入端与寄存器时钟驱动器的第二控制输出端连接；寄存器时钟驱动器的控制输入端与处理器的控制输出端连接。本申请提供的内存模块可以在服务器不增加内存插槽的情况下提高数据的读写效率。

技术领域

本申请涉及服务器技术领域，具体而言，涉及一种内存模块、数据读写方法、装置、服务器和电子设备。

背景技术

服务器作为一种高端计算机，具有强大的数据运算、分析和存储能力。随着云计算、大数据、元宇宙等业务的不断发展，需要进一步挖掘服务器的潜力。

CPU(Central Processing Unit，中央处理器)作为服务器的核心，始终与DIMM(Dual Inline Memory Module，双列直插内存模块)之间保持高速、密切的通信。由于DDR(Double Data Rate，双倍速率)颗粒的存储速率迟迟未有较大的突破，不能匹配CPU强大的运算速率，逐渐成为提升整体性能的一个瓶颈。虽然DDR5 DIMM的数据率有4800MT/s(Million Times per second，百万次每秒)，依然无法匹配和发挥出CPU最强的计算效力。

为了进一步提高整体性能，就需要在CPU中集成更多的IMC(Integrated MemoryController，内存控制电路)，同时在CPU外面连接更多的DIMM。例如：某型号CPU内部集成了4个IMC，每一个IMC可以控制2个内存通道，每一个内存通道又可以连接2个DIMM(Rank0和Rank1)，所以该型号CPU最多可以连接16个DIMM。再例如某型号CPU内部集成了6个IMC，每一个IMC可以控制2个内存通道，每一个内存通道又可以连接2个DIMM，所以该型号CPU外部最多可以连接24个DIMM。

随着CPU外接DIMM的增多，服务器主板上将会布局更多的DIMM内存插槽，这就需要扩大主板的面积、增加主板的成本。

发明内容

本申请提供一种内存模块、数据读写方法、装置、服务器和电子设备，用以解决现有技术中通过布局更多的DIMM内存插槽来接入更多的DIMM，需要扩大主板面积的技术问题。

本申请提供一种内存模块，包括寄存器时钟驱动器、多个内存通道，以及各个内存通道对应的数据选择器和缓存器；所述内存通道包括多个内存列；

所述数据选择器的第一数据端与所述数据选择器对应的内存通道中的各个内存列连接，所述数据选择器的第二数据端与所述缓存器的第一数据端连接，所述数据选择器的控制输入端与所述寄存器时钟驱动器的第一控制输出端连接；

所述缓存器的第二数据端与处理器的数据读写端连接，所述缓存器的控制输入端与所述寄存器时钟驱动器的第二控制输出端连接；

所述寄存器时钟驱动器的控制输入端与所述处理器的控制输出端连接。

根据本申请提供的一种内存模块，所述内存模块包括2个内存通道；各个内存通道包括4个内存列。

根据本申请提供的一种内存模块，所述内存列包括多个内存芯片；所述内存芯片为双倍速率同步动态随机存储芯片。

根据本申请提供的一种内存模块，所述缓存器的最高读写速率是基于所述内存芯片的读写速率与所述内存通道的内存列数量确定的。

本申请还提供一种数据读写方法，应用于上述任一种所述内存模块，包括：

接收处理器发送的第一片选信号；