[发明专利]四路或八路时序交织的高速数模转换器

权利要求书

1.一种四路时序交织的高速数模转换器，其特征在于，包括：若干个数模转换单元，每个数模转换单元包括：

两组差分的若干个锁存模块，每个锁存模块包括：第一晶体管至第六晶体管、以及第一和第二反相器，所述第一和第二晶体管的栅极接收一路输入时钟信号，所述第一晶体管的源极连接电源端，所述第二晶体管的源极连接所述第三晶体管的漏极，所述第三晶体管的栅极接收一比特的输入数据，所述第三晶体管的源极接地端，所述第一和第二晶体管的漏极均连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第五晶体管的栅极，所述第四和第六晶体管的栅极接收另一路输入时钟信号，所述第四和第五晶体管的漏极均连接所述第二反相器的输入端，所述第四晶体管的源极连接所述电源端，所述第五晶体管的源极连接所述第六晶体管的漏极，所述第六晶体管的源极连接所述地端；

两组差分的若干个转换模块，每个转换模块包括：第七晶体管和若干个第八晶体管，所述第七晶体管的栅极接收偏置电压，所述第七晶体管的源极连接所述若干个第八晶体管的漏极，所述若干个第八晶体管的栅极连接对应锁存模块的第二反相器的输出端，所述若干个第八晶体管的源极连接地端。

2.如权利要求1所述的四路时序交织的高速数模转换器，其特征在于，所述两组差分的若干个锁存模块中的一组若干个锁存模块包括四个锁存模块，第一个锁存模块中，所述第一和第二晶体管的栅极接收90°输入时钟信号，所述第四和第六晶体管的栅极接收0°输入时钟信号；第二个锁存模块中，所述第一和第二晶体管的栅极接收180°输入时钟信号，所述第四和第六晶体管的栅极接收90°输入时钟信号；第三个锁存模块中，所述第一和第二晶体管的栅极接收270°输入时钟信号，所述第四和第六晶体管的栅极接收180°输入时钟信号；第四个锁存模块中，所述第一和第二晶体管的栅极接收0°输入时钟信号，所述第四和第六晶体管的栅极接收270°输入时钟信号。

3.如权利要求2所述的四路时序交织的高速数模转换器，其特征在于，第一个锁存模块中，所述第三晶体管的栅极接收输入数据D0，第二个锁存模块中，所述第三晶体管的栅极接收输入数据D1，第三个锁存模块中，所述第三晶体管的栅极接收输入数据D2，第四个锁存模块中，所述第三晶体管的栅极接收输入数据D3。

4.如权利要求1所述的四路时序交织的高速数模转换器，其特征在于，所述两组差分的若干个转换模块中的一组若干个转换模块包括四个转换模块。

5.如权利要求1所述的四路时序交织的高速数模转换器，其特征在于，还包括：第一电阻和第二电阻，所述第一电阻的一端连接所述电源端，所述第一电阻的另一端连接一组若干个转换模块的第七晶体管的漏极，所述第二电阻的一端连接所述电源端，所述第二电阻的另一端连接另一组若干个转换模块的第七晶体管的漏极。

6.如权利要求1所述的四路时序交织的高速数模转换器，其特征在于，所述第一和第四晶体管是PMOS晶体管，所述第二、第三、第五至第八晶体管是NMOS晶体管。

7.一种八路时序交织的高速数模转换器，其特征在于，包括：

两个如权利要求1至6中任一项所述的四路时序交织的高速数模转换器，其中，一个四路时序交织的高速数模转换器接收0°、45°、90°、135°、180°、225°、270°和315°输入时钟信号，以及输入数据D0、D2、D4和D6，另一个四路时序交织的高速数模转换器也接收0°、45°、90°、135°、180°、225°、270°和315°输入时钟信号，以及输入数据D1、D3、D5和D7。