[发明专利]一种绝缘栅双极型晶体管及制造方法

说明书

本发明提供一种绝缘栅双极型晶体管及制造方法，其中，晶体管包括：衬底和外延层；所述外延层上包括：主IGBT区域和检测IGBT区域；所述主IGBT区域上构建主IGBT管；所述检测IGBT区域构建检测IGBT管；所述主IGBT管的发射极与检测IGBT管的发射极通过检测电阻连接，其栅极与检测IGBT管的栅极连接。本发明的背靠背齐纳二极管连接在检测IGBT栅极与检测IGBT发射极之间，并用于配置在静电放电期间(ESD)钳位检测IGBT栅极与检测IGBT发射极之间的电压，针对检测IGBT栅极与检测IGBT发射极之间的正向和反向电流提供ESD保护。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种绝缘栅双极型晶体管及制造方法。

背景技术

ESD(Electro-Static discharge)是半导体晶体管和相关器件制造和使用中的常见难题，例如，由于人工或工具赋予的静电荷无意中与晶体管的导电部分接触，这种ESD有可能损坏或破坏受影响的晶体管，并破坏连接电路的运行。

ESD(静电放电)对电子产品造成的破坏和损伤有突发性损伤和潜在性损伤两种。所谓突发性损伤，指的是器件被严重损坏，功能丧失。这种损伤通常能够在生产过程中的质量检测中能够发现，因此给工厂带来的主要是返工维修的成本。而潜在性损伤指的是器件部分被损，功能尚未丧失，且在生产过程的检测中不能发现，但在使用当中会使产品变得不稳定，时好时坏，因而对产品质量构成更大的危害。这两种损伤中，潜在性失效占据了90％，突发性失效只占10％。也就是说90％的静电损伤是没办法检测到，只有到了用户手里使用时才会发现。

发明内容

针对现有技术中的上述不足，本发明提供的一种绝缘栅双极型晶体管及制造方法解决了现有绝缘栅双极晶体管(IGBT)易受静电损坏的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种绝缘栅双极型晶体管，包括：衬底和外延层；

在有缓冲层时，缓冲层设置在衬底上，外延层设置在缓冲层上；在无缓冲层时，外延层设置在衬底上；所述外延层上包括：主IGBT区域和检测IGBT区域；所述主IGBT区域上构建主IGBT管；所述检测IGBT区域构建检测IGBT管；所述主IGBT管的发射极与检测IGBT管的发射极通过检测电阻连接，其栅极与检测IGBT管的栅极连接。

进一步地，所述检测IGBT区域上包括：第一结掺杂区域、检测IGBT发射极区域和检测IGBT栅极沟槽区域。

进一步地，所述检测IGBT栅极沟槽区域内设置有第一绝缘区域；所述第一绝缘区域内包括：n型掺杂区域和p型掺杂区域；所述n型掺杂区域与p型掺杂区域交替叠加，形成背靠背齐纳二极管。

进一步地，所述检测IGBT栅极沟槽区域与检测IGBT发射极区域连接。

进一步地，所述n型掺杂区域的数量大于等于2，所述p型掺杂区域的数量大于等于2。

进一步地，所述主IGBT区域上包括：第二结掺杂区域、主IGBT栅极沟槽区域和主IGBT发射极区域。

进一步地，所述主IGBT栅极沟槽区域内设置有第二绝缘区域。

进一步地，所述主IGBT区域和检测IGBT区域间不接触。

一种绝缘栅双极型晶体管的制造方法，包括以下步骤：

S1、在衬底或者缓冲层上形成外延层；

S2、在外延层上形成检测IGBT发射极区域和主IGBT发射极区域；

S3、在检测IGBT发射极区域处形成检测IGBT发射极，并形成检测IGBT栅极沟槽区域；

S4、在主IGBT发射极区域处形成主IGBT发射极，并形成主IGBT栅极沟槽区域；