[发明专利]一种基于Zynq架构的PCIe级联网络端口高速传输方法及系统

说明书

本发明涉及一种基于Zynq架构的PCIe级联网络端口高速传输方法及系统，该方法包括：Zynq板通过PCIe协议接口与主机电连接，其中，所述Zynq板包括PS和PL；PCIe数据写入到XDMAIP核，所述XDMA IP核开启第一数据通道和第二数据通道；所述PCIe数据在所述第一数据通道或所述第二数据通道内传输时，自动生成写请求信息并缓存于DDR内；其中，所述写请求信息包括：数据长度、数据源地址以及数据目的地址；基于所述写请求信息，所述主机和所述Zynq板之间的PCIe数据通过所述第一数据通道和所述第一数据通道完成高速传输。本发明通过在Zynq平台的基础上，借助硬件可编程特性实现基于PCIe高速通信接口的传输通路，完成在主机和FPGA之间视频数据的传输。

技术领域

本发明涉及计算机技术领域，尤其涉及一种基于Zynq架构的PCIe级联网络端口高速传输方法及系统。

背景技术

随着网络数据的激增，需要处理的富文本，尤其指图像和视频的数据量呈指数式增长。但当下广泛使用的传统中央处理器(central processing unit,CPU)、图形处理器(graphics processing unit,GPU)架构存在能耗高、性价比低的缺陷，将图像视频数据的传输和处理从主机交由FPGA (Field Programming Gate Array)硬件板卡越发成为研究热点。

在现有技术中，网络数据由网卡接收后，通常是直接将数据交给主机CPU，由主机CPU进行数据的解封操作；同样，对于逆向数据流也是先由主机CPU进行封装操作，然后将带有各层包头的数据帧交给网卡转发出去。整个过程中主机CPU全程参与网络数据的封装解封操作，此方式极大的增加了主机的负担。

发明内容

根据现有技术中的问题，本发明提供一种基于Zynq架构的PCIe联级端口高速传输方法及系统，在Zynq平台的基础上，借助硬件可编程特性实现基于PCIe高速通信接口的传输通路，完成在主机和FPGA板之间数据的传输。

本发明的技术方案如下：

第一方面，本说明书提供一种基于Zynq架构的PCIe级联网络端口高速传输方法，包括：

Zynq板通过PCIe协议接口与主机电连接，其中，Zynq板包括PS和PL；

PCIe数据写入到XDMA IP核，XDMA IP核开启第一数据通道和第二数据通道；

PCIe数据在第一数据通道或第二数据通道内传输时，自动生成写请求信息并缓存于DDR内；

其中，写请求信息包括：数据长度、数据源地址以及数据目的地址；

基于写请求信息，主机和Zynq板之间的PCIe数据通过第一数据通道和第一数据通道完成高速传输。

作为优选的技术方案，还包括PCIe接收模块，第一数据通道为H2C_0通道；

基于写请求，PCIe接收模块通过H2C_0通道将PCIe数据写入到DDR内。

作为优选的技术方案，还包括PCIe发送模块，第二通道为C2H_0通道；

基于写请求，PCIe发送模块读取缓存于DDR内的PCIe数据，并将PCIe数据搬运到XDMA IP核内，以使XDMA IP核将PCIe数据通过C2H_0通道传输到数据目的地址；

其中，数据目的地址为主机或Zynq板。

作为优选的技术方案，以太网端口接收PCIe数据；

PCIe数据传输于PS，PS对PCIe数据进行解封处理后缓存于DDR中，基于XDMA IP核将PCIe数据搬运到主机。