[发明专利]一种对帽层access区域进行不完全刻蚀方式的器件结构及方法

说明书

本发明涉及一种对帽层access区域进行不完全刻蚀方式的器件结构及方法，包括：选取外延基片；在P型GaN帽层上刻蚀出access区域；在源电极区域和漏电极区域制备欧姆接触的源电极和漏电极；在外延基片上刻蚀有源区的电隔离区域；在源电极、漏电极、access区域的P型GaN帽层上制备钝化层；刻蚀中间未被刻蚀的P型GaN帽层、钝化层以制备Fin结构，之后进行氧化处理；在部分钝化层和钝化层之间的P型GaN帽层上制备T型的栅电极；在金属互联区域制备金属互联层，以完成器件结构的制备。本发明在已长有P型GaN帽层的外延基片上对access区域的P型GaN帽层进行不完全刻蚀，利用Fin结构及侧壁氧化的方式得到增强型器件，利用Fin结构与P型GaN帽层组合的方式，提高阈值电压，增加栅控。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种对帽层access区域进行不完全刻蚀方式的器件结构及方法。

背景技术

第三代半导体材料有着较大的临界击穿场强，高的载流子迁移率，宽的禁带宽度，高的饱和载流子速度，因此被广泛用于制作高频、高温、高功率器件。GaN基器件应用于光电子、电力电子和微波射频领域。在光电子领域主要是用于LED、激光器、探测器等。在电力电子领域主要包括智能电网、高速轨道交通、新能源汽车以及消费电子等，微波射频领域主要是包含5G通讯、卫星通讯以及雷达预警等。

随着5G时代的到来，无线通讯系统中的射频前端的需求和要求越来越高，是射频前端的重要组成部分，放大器、低噪声运放、射频开关以及双工器等器件所工作的射频功率越来越高，为了使得射频器件可以有着更高的工作频率和输出功率，这将要求器件的制造工艺更加精确以及材料的选择要满足射频器件的性能要求。

由于要减小寄生效应以及导通电阻的影响，射频器件的尺寸一般很小，因此器件表面以及内部的工艺处理变得更加困难，深宽比导致刻蚀深度不同，制作处理工艺以及设计微小的误差将给器件本身的性能带来较大的影响。为了使得器件的工作频率更高，性能更加稳定，器件表面的工艺精度要求更高，同时减小对栅下结构、势垒层、沟道层等重要结构工艺处理次数。

现有的增强型器件为了提高器件的击穿电压以及输出电流，一般都是大尺寸的功率器件。通常采用较厚(大于20nm)的势垒层，为了不对栅下的结构进行工艺处理并得到增强型器件，一种方法是利用P-GaN帽层对沟道电子加以耗尽，进而使得阈值电压大于零。为了使得仅对栅下的电子加以耗尽，因此仅保留了栅下的P-GaN帽层，栅极区域之外的，即access区域的的P-GaN帽层要完全除去，而要除尽栅区域以外(access区域)的P-GaN帽层，一般利用刻蚀的方式对access区域的P-GaN材料进行过刻，其中会除去部分(几纳米)的势垒层材料。

为了除尽access区域的P-GaN帽层，一般采用等离子刻蚀的方式进行过刻的处理，在把原本的access区域的P-GaN帽层除去的同时，会刻蚀几纳米的势垒层。该方法虽然可以除尽P-GaN帽层，但是，由于等离子体刻蚀技术，需要在高功率的环境下，将通入的气体转化为等离子体，并对器件表面进行轰击，除去要刻蚀的材料，因此会给器件表面带来很大的损伤。针对厚的势垒层材料，表面的损伤对沟道载流子的影响可以忽略。但是，对于小尺寸的射频，器件的横向比减小的同时，纵向比也会进一步减小，因此射频器件中一般采用的是超薄的势垒层，如铝氮(AlN)、钪铝氮(ScAlN)等，这类材料有着较大的极化强度，可以在几纳米的厚度下，产生较多的载流子，进而满足大的输出电流的需要。但是这种材料的表面状态对沟道内的电子影响很大。因此针对超薄势垒层结构，过刻带来的问题将很严峻。再者，为实现增强型，一般需要增加P-GaN的厚度，进而可以完全耗尽沟道电子，但是会使得栅控能力的降低，进而影响频率特性。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种对帽层access区域进行不完全刻蚀方式的器件结构及方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个实施例提供了一种对帽层access区域进行不完全刻蚀方式的器件结构的制备方法，所述制备方法包括：