[发明专利]时序检测及时序纠错系统在审
申请号: | 202310171974.5 | 申请日: | 2023-02-16 |
公开(公告)号: | CN116232312A | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 赵慧冬;刘纪良;李智;乔树山 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H03K21/40 | 分类号: | H03K21/40;G06F30/3312 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 周天宇 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 时序 检测 纠错 系统 | ||
1.一种时序检测及时序纠错系统,其特征在于,包括:
跳变检测单元(1),用于在检测到的时钟高电平期的时序变化存在异常的情况下,产生错误脉冲信号;
正锁存器(2),用于响应于所述错误脉冲信号,根据高电平期间的穿通性输出正确数据,实现时序纠错;
时钟门控单元(3),用于响应于所述错误脉冲信号,对时钟进行门控,实现时钟周期频率的单周期降频;
电压调控单元(4),用于响应于所述错误脉冲信号,根据时序错误出现的频率进行电压调节。
2.根据权利要求1所述的时序检测及时序纠错系统,其特征在于,所述时钟门控单元(3)响应于所述错误脉冲信号,对时钟进行门控,实现时钟周期频率的单周期降频包括:
消除下一级时钟脉冲,将时钟周期变为原时钟周期的2倍;若所述时钟门控单元(3)下一周期未接收到所述错误脉冲信号,则恢复为原时钟周期。
3.根据权利要求2所述的时序检测及时序纠错系统,其特征在于,所述时钟门控单元(3)包括:
触发器,用于在时钟下降沿采集所述错误脉冲信号并生成相应的数据;
反相器,用于翻转所述数据的相位。
4.根据权利要求3所述的时序检测及时序纠错系统,其特征在于,若所述触发器采集到所述错误脉冲信号时,则生成逻辑“1”,经由所述反相器翻转后变为逻辑“0”,经过与门将下一级时钟门控掉。
5.根据权利要求4所述的时序检测及时序纠错系统,其特征在于,若所述触发器未采集到所述错误脉冲信号时,则生成逻辑“0”,经由所述反相器翻转后变为逻辑“1”,与时钟信号相与,时钟信号正常输出。
6.根据权利要求1所述的时序检测及时序纠错系统,其特征在于,当所述电压调控单元(4)未接收到所述错误脉冲信号时,所述电压调控单元(4)持续降低系统电压。
7.根据权利要求6所述的时序检测及时序纠错系统,其特征在于,所述电压调控单元(4)响应于所述错误脉冲信号,根据时序错误出现的频率进行电压调节包括:
所述电压调控单元(4)停止降低系统电压,并开始统计时序错误出现的频率,若频率过高,则调高系统电压,否则保持当前系统电压。
8.根据权利要求1所述的时序检测及时序纠错系统,其特征在于,还包括延时单元,用于提供时序检测点的相关路径的最小延时,使得关键路径的时序检测不受短路径上时序变化的影响。
9.根据权利要求1所述的时序检测及时序纠错系统,其特征在于,还包括时钟脉冲单元(5),用于输出时钟源,并改变高电平脉冲宽度,使得时钟高电平脉冲宽度小于所述延时单元的最小延时;所述时钟脉冲单元(5)的输出端与所述时钟门控单元(3)的输入端连接。
10.根据权利要求1所述的时序检测及时序纠错系统,其特征在于,还包括片外时钟(6),用于输出外部时序信号,所述片外时钟(6)的输出端连接所述时钟脉冲单元(5)的输入端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310171974.5/1.html,转载请声明来源钻瓜专利网。