[发明专利]时序检测及时序纠错系统

说明书

本公开提供了一种时序检测及时序纠错系统，包括：跳变检测单元，用于在检测到的时钟高电平期的时序变化存在异常的情况下，产生错误脉冲信号；正锁存器，用于响应于错误脉冲信号，根据高电平期间的穿通性输出正确数据，实现时序纠错；时钟门控单元，用于响应于错误脉冲信号，对时钟进行门控，实现时钟周期频率的单周期降频；电压调控单元，用于响应于错误脉冲信号，根据时序错误出现的频率进行电压调节。本公开基于跳变检测单元，可以实时检测时序变化，并且利用正锁存器高电平期间的穿通性，对电源电压和时钟频率进行动态调整，实现时序纠错，减少电路面积的开销，同时，本公开实施例结构简单，适用于所有数字电路芯片。

技术领域

本公开涉及集成电路的技术领域，尤其涉及一种时序检测及时序纠错系统。

背景技术

传统数字电路为对抗制造工艺、电压和温度(Process VoltageTemperature，PVT)对芯片造成的影响，通常要为芯片的时序保留一定的设计余量，主要体现在根据时序情况调节芯片电源电压或时钟频率。当电路工作于标准电压时，电路的延时对PVT波动的影响不太敏感。但是，当电源电压持续降低到阈值电压附近时，电路延时对PVT波动变得非常敏感，如果依然通过保留设计余量的方式进行电路设计将会付出极大的设计代价和造成严重的性能浪费。因此，时序检测电路结构应运而生。

现有的时序检测技术主要采用基于锁存器和跳变检测单元的原位时序检错纠错结构。但是当电压降低到近亚阈值区域时，其跳变检测电路工作面临失效。此外，原位时序检测电路带来严重的短路径问题，目前解决路径问题的方式带来极高的设计难度及巨大的面积开销。

发明内容

鉴于上述问题，本公开提供了时序检测及时序纠错系统，以改善电路能耗大的问题。

本公开提供了一种时序检测及时序纠错系统，包括：跳变检测单元，用于在检测到的时钟高电平期的时序变化存在异常的情况下，产生错误脉冲信号；正锁存器，用于响应于错误脉冲信号，根据高电平期间的穿通性输出正确数据，实现时序纠错；时钟门控单元，用于响应于错误脉冲信号，对时钟进行门控，实现时钟周期频率的单周期降频；电压调控单元，用于响应于错误脉冲信号，根据时序错误出现的频率进行电压调节。

根据本公开实施例，时钟门控单元响应于错误脉冲信号，对时钟进行门控，实现时钟周期频率的单周期降频包括：

消除下一级时钟脉冲，将时钟周期变为原时钟周期的2倍；若时钟门控单元下一周期未接收到错误脉冲信号，则恢复为原时钟周期。

根据本公开实施例，时钟门控单元包括：触发器，用于在时钟下降沿采集错误脉冲信号并生成相应的数据；反相器，用于翻转数据的相位。

根据本公开实施例，若触发器采集到错误脉冲信号时，则生成逻辑“1”，经由反相器翻转后变为逻辑“0”，经过与门将下一级时钟门控掉。

根据本公开实施例，若触发器未采集到错误脉冲信号时，则生成逻辑“0”，经由反相器翻转后变为逻辑“1”，与时钟信号相与，时钟信号正常输出。

根据本公开实施例，当电压调控单元未接收到错误脉冲信号时，电压调控单元持续降低系统电压。

根据本公开实施例，当电压调控单元响应于错误脉冲信号，根据时序错误出现的频率进行电压调节包括：

电压调控单元停止降低系统电压，并开始统计时序错误出现的频率，若频率过高，则调高系统电压，否则保持当前系统电压。

根据本公开实施例，还包括延时单元，用于提供时序检测点的相关路径的最小延时，使得关键路径的时序检测不受短路径上时序变化的影响。

根据本公开实施例，还包括时钟脉冲单元，用于输出时钟源，并改变高电平脉冲宽度，使得时钟高电平脉冲宽度小于延时单元的最小延时；时钟脉冲单元的输出端与时钟门控单元的输入端连接。