[发明专利]半导体器件及其制造方法

说明书

本发明的实施例提供了存储器和逻辑器件协同优化的方法和结构。本发明的实施例提供了一种器件，包括具有第一区域和第二区域的衬底。该器件可以包括设置在第一区域中的第一栅极结构和设置在第二区域中的第二栅极结构。该器件还可以包括与第一栅极结构相邻设置的第一源极/漏极部件和与第二栅极结构相邻设置的第二源极/漏极部件。第一源极/漏极部件的第一顶面和第二源极/漏极部件的第二顶面基本上是齐平的。第一源极/漏极部件的第一底面与第一顶面相距第一距离，并且第二源极/漏极部件的第二底面与第二顶面相距第二距离。在某些情况下，第二距离大于第一距离。本发明的实施例还提供了一种制造半导体器件的方法。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体器件及其制造方法。

背景技术

电子工业经历了对更小和更快的电子器件的不断增长的需求，这些电子器件同时能够支持更多数量的日益复杂和精密的功能。因此，在半导体工业中存在制造低成本、高性能和低功率集成电路(IC)的持续趋势。到目前为止，这些目标在很大程度上是通过缩小半导体IC尺寸(例如，最小部件尺寸)来实现的，从而提高生产效率并降低相关成本。然而，这种缩小也增加了半导体制造工艺的复杂性。因此，实现半导体IC和器件的持续进步需要半导体制造工艺和技术的类似进步。

最近，为了通过增加栅极－沟道耦合来改进栅极控制、降低截止状态电流和降低短沟道效应(SCE)，已经引入了多栅极器件。一种已引入的此类多栅极器件是鳍式场效应晶体管(FinFET)。FinFET已用于各种应用，例如，实现片上系统(SOC)逻辑器件和存储器件，例如静态随机存取存储器(SRAM)等。通常，SOC逻辑器件和SRAM器件具有不同的设计和性能要求。例如，与SOC逻辑器件相比，SRAM器件需要对短通道效应(SCE)进行更严格的控制(例如，为了提高Vmin)。然而，虽然必须满足功率、性能、面积和成本(PPAC)缩减要求，但同时优化(协同优化)SOC逻辑器件和SRAM器件的性能和/或设计要求一直具有挑战性。因此，现有技术并未证明在所有方面都完全令人满意。

发明内容

本发明的一个方面提供了一种制造半导体器件的方法，包括：对衬底的第一器件区执行离子注入工艺；以及执行第一光刻和蚀刻工艺，以同时在所述第一器件区中形成用于第一器件的第一源极/漏极凹槽，和在不同于所述第一器件区的第二器件区中形成用于第二器件的第二源极/漏极凹槽；其中，所述第一源极/漏极凹槽的第一深度大于所述第二源极/漏极凹槽的第二深度。

本发明的另一个方面提供了一种制造半导体器件的方法，包括：对存储器件区域或逻辑器件区域执行离子注入工艺以改变所述存储器件区域内的第一源极/漏极区域和所述逻辑器件区域内的第二源极/漏极区域中的一个的蚀刻速率；蚀刻所述第一源极/漏极区以形成用于第一存储器件的第一源极/漏极凹槽，并且同时蚀刻所述第二源极/漏极区以形成用于第一逻辑器件的第二源极/漏极凹槽；以及在所述第一源极/漏极凹槽内形成第一源极/漏极部件并且在所述第二源极/漏极凹槽内形成第二源极/漏极部件；其中，所述第一源极/漏极部件的第一深度不同于所述第二源极/漏极部件的第二深度。

本发明的又一个方面提供了一种半导体器件，包括：衬底，包括第一器件区和第二器件区；第一栅极结构和第二栅极结构，所述第一栅极结构设置在所述第一器件区中，所述第二栅极结构设置在所述第二器件区中；以及第一源极/漏极部件和第二源极/漏极部件，所述第一源极/漏极部件与所述第一栅极结构相邻设置，所述第二源极/漏极部件与所述第二栅极结构相邻设置；其中，所述第一源极/漏极部件的第一顶面与所述第二源极/漏极部件的第二顶面齐平；其中，所述第一源极/漏极部件的第一底面与所述第一顶面相距第一距离；以及其中，所述第二源极/漏极部件的第二底面与所述第二顶面相距第二距离，所述第二距离大于所述第一距离。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。