[发明专利]一种基于FPGA高精度测量信号占空比的实现方法

权利要求书

1.一种基于FPGA高精度测量信号占空比的实现方法，其特征在于，它包括以下步骤：

步骤S1、由FPGA测试模组基于原始时钟CLK0进行数字移相，依次分出若干路相位偏差相等的时钟信号CLK1、CLK2、CLK3、.....以及CLKN；

步骤S2、通过若干路时钟信号一一对应的驱动若干个寄存器对输入信号进行采集同步；

步骤S3、将每个寄存器采集到的数据按照CLK0、CLK1、CLK2、CLK3、.....以及CLKN的顺序依次拼接；

步骤S4、通过两个计数器对拼接后的数据通过脉冲计数法进行计数，分别记录拼接后数据的高电平时间和低电平时间的计数值并根据计数值进行占空比计算。

2.根据权利要求1所述的一种基于FPGA高精度测量信号占空比的实现方法，其特征在于，所述FPGA测试模组包括混合模式时钟管理器，步骤S1中通过所述混合模式时钟管理器进行数字移相。

3.根据权利要求1所述的一种基于FPGA高精度测量信号占空比的实现方法，其特征在于，步骤S3中将拼接完成的数据存储至新的寄存器中。

4.根据权利要求3所述的一种基于FPGA高精度测量信号占空比的实现方法，其特征在于，步骤S4中同时使能两个计数器，使两个计数器基于原始时钟CLK0对所述寄存器中的拼接数据分别进行高电平时间和低电平时间的计数，获得计数值。

5.根据权利要求1所述的一种基于FPGA高精度测量信号占空比的实现方法，其特征在于，分析开始测试时使能信号到两个计数器之间的延时以及四个相位偏移时钟到两个计数器的延时，获得高频信号测量的误差分析结果。

6.根据权利要求1所述的一种基于FPGA高精度测量信号占空比的实现方法，其特征在于，所述FPGA测试模组基于原始时钟CLK0进行数字移相分出三路时钟信号，原始时钟CLK0、时钟信号CLK1、时钟信号CLK2以及时钟信号CLK3依次相差90度。